

UNIVERSIDADE FEDERAL DE ITAJUBÁ

PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

DAVID SEBASTIÃO CABRAL

PROPOSTA DE IMPLEMENTAÇÃO DE DISPOSITIVO ESPECIALIZADO EM TECNOLOGIA CMOS PADRÃO PARA APLICAÇÕES COM ALTO DESEMPENHO

Itajubá

2012

UNIVERSIDADE FEDERAL DE ITAJUBÁ

PROGRAMA DE PÓS-GRADUAÇÃO EM NOME DO PROGRAMA

DAVID SEBASTIÃO CABRAL

PROPOSTA DE IMPLEMENTAÇÃO DE DISPOSITIVO ESPECIALIZADO EM TECNOLOGIA CMOS PADRÃO PARA APLICAÇÕES COM ALTO DESEMPENHO

Dissertação submetida ao Programa de Pós-Graduação em Engenharia Elétrica como parte dos requisitos para obtenção do Título de Mestre em Ciências em Engenharia Elétrica.

Área de Concentração: Microeletrônica

Orientador: Prof. Dr. Paulo Cesar Crepaldi Co-orientador: Prof. Dr. Leonardo Breseghello Zoccal

Itajubá

2012

UNIVERSIDADE FEDERAL DE ITAJUBÁ

DAVID SEBASTIÃO CABRAL

PROPOSTA DE IMPLEMENTAÇÃO DE DISPOSITIVO ESPECIALIZADO EM TECNOLOGIA CMOS PADRÃO PARA APLICAÇÕES COM ALTO DESEMPENHO

Dissertação aprovada por banca examinadora em 29 de JUNHO de 2012, conferindo ao autor o título de *Mestre em Ciências em Engenharia Elétrica.*

Banca Examinadora:

Prof. Dr. Leandro Tiago Manera Prof. Dr. Tales Cleber Pimenta Prof. Dr. Leonardo Breseghello Zoccal Prof. Dr. Paulo Cesar Crepaldi

Itajubá

2012

Ficha catalográfica elaborada pela Biblioteca Mauá – Bibliotecária Cristiane Carpinteiro- CRB_6/1702

C117p

Cabral, David Sebastião

Proposta de implementação de dispositivo especializado em tecnolo-Gia CMOS padrão para aplicações com alto desempenho. / por David Se-Bastião Cabral. -- Itajubá (MG) : [s.n.], 2012.

78 p. : il.

Orientador : Prof. Dr. Paulo Cesar Crepaldi. Prof. Dr. Leonardo Breseghello Zoccal. Dissertação (Mestrado) – Universidade Federal de Itajubá.

 Diodo schottky. 2. Diodo em tecnologia CMOS. 3. Barreira Schottky. I. Crepaldi, Paulo Cesar, orient. II. Zoccal, Leonardo Breseghello, coorient. III. Universidade Federal de Itajubá. IV. Título. Dizem que a felicidade de uma pessoa depende da profundidade de sua gratidão. Considero-me feliz, especialmente pela gratidão que tenho:

Aos meus orientadores professores Dr. Paulo Cesar Crepaudi e Dr. Leonardo Breseghello Zoccal pela oportunidade que me foi dada há quase dois anos atrás. Obrigado pela confiança e companheirismo e acima de tudo o conhecimento transferido.

Ao amigo Kleber Batista Barbosa pelos conselhos, amizade, pelas horas que passamos juntos no grupo desenvolvendo nossos estudos e pesquisas.

Ao professor Dr. Tales Cleber Pimenta pela confiança e conhecimento transferido.

Ao professor Dr. José Alexandre Diniz, direto do CSS (Unicamp), que possibilitou a realização da caracterização dos dispositivos.

Ao professor Dr. Emilio Carlos Bortolucci pela ajuda nas medidas de RF.

Aos colegas D. Jair Fernandes de Souza e o técnico José Godoy Filho pela ajuda nas medidas de curva característica.

Ao professor Dr. Leandro Manera pela ajuda quando estive na Unicamp testando meus dispositivos e pelo companheirismo.

Aos meus familiares pelo apoio ao longo dos últimos sete anos até, a conclusão deste trabalho.

Aos amigos e colegas desde a graduação no Inatel (Instituto Nacional de telecomunicações) e aos novos que fiz aqui na Unifei (Universidade Federal de Itajubá), alguns longe fisicamente, mas pra sempre em meus pensamentos. Seria injusto citar nomes, pois certamente não colocaria todos que contribuíram para minha experiência de vida e consequentemente a realização deste trabalho.

Dedico este trabalho ao meu pai, Júlio e minha mãe Leila, que sempre me apoiaram e acima de tudo me educaram e que por muitas vezes, sofreram com minha distância de casa durante quase 7 anos.

Aos meus irmãos Felipe e Tathiana pelo orgulho que sinto por ter crescido ao lado de vocês.

Aos meus tios, tias, avós e primos pelos conselhos e momentos fraternos que passamos juntos ao longo de minha vida.

Resumo

Este trabalho tem como objetivo o estudo, construção e levantamento de parâmetros de estruturas de barreira Schottky para aplicações em alta frequência e alto desempenho. Para isso, foi feito um estudo aprofundado da TSMC padrão 0,5µ, e algumas alterações no processo e máscaras. Os dispositivos construídos neste trabalho foram de estruturas de barreira Schottky (ou SBD) no arranjo de dedos, com: 5, 9 e 17 dedos. Esta dissertação também tem como objetivo verificar o comportamento estático e dinâmico dos dispositivos para isso, foram extraídos os parâmetros das curvas IxV e de transitório. De posse desses resultados as estruturas desenvolvidas foram comparadas com estruturas de retificação já existentes, a fim de, verificar-se a eficiência de conversão de potência (PCE). Com o resultado deste parâmetro é possível se avaliar o quão eficiente é o circuito de retificação. Foi realizado um modelo elétrico de pequenos sinais para os dispositivos fabricados a fim de se verificar quais os parâmetros podem ser otimizados para melhorar o dispositivo em futuros processos de fabricação.

Palavras chave: Diodo Schottky, Diodo em tecnologia CMOS, Barreira Schottky.

Abstract

This work has as objective the study, construction and survey of parameters of Schottky barrier structure for applications in high-frequency and high performance. To this end, it was done an in-depth study in process TSMC default 0.5 μ , and some changes in the process of mask. Devices built in this work were of Schottky barrier structures (or SBD) in the arrangement of fingers, with: 5, 9 and 17 fingers. This dissertation also aims to check static and dynamic behavior of the devices, so that, parameters of curves IxV and transients. Were extracted with these results the structures developed were compared with rectifying structures existing in order to check the power conversion efficiency (PCE). As a result of this parameter it is possible to evaluate how efficient rectification circuit is. It was developed an electrical model of small signals to the fabricated We used an electrical model for small structures. signal devices fabricated in order to determine which parameters can be optimized to improve the device in future manufacturing processes.

Key words: Schottky diode, diode in CMOS technology, Barrier Schottky.

Sumário

1.	INTRODUÇÃO	13
1.1	Considerações Iniciais	13
1.2	O Tema Proposto e a Motivação	14
1.3	Objetivos e contribuições	15
2.	SISTEMA DE BIOTELEMETRIA IMPLANTADO	16
2.1	Introdução	16
2.2	Tags Passivo e Ativos	17
2.3	Considerações sobre a segurança ao paciente	19
2.4	Frequência de operação	20
2.5	Fonte de alimentação linear	21
2.6	Circuito Retificador .6.1. PCE " <i>Eficiência da Conversão de Potência</i> "	23 24
3.	DIODO DE BARREIRA SCHOTTKY (SBD)	25
3.1	Introdução.	25
3.2	Contato Retificador do Diodo de Barreira Schottky.	25
3.3 3 3	Análise qualitativa do Diodo de barreira Schottky com polarização aplicada.3.3.1.Polarização Direta.3.3.2.Polarização Reversa.	29 29 30
3.4	Breve comparação do diodo de barreira Schottky com diodo pn.	31
4.	PROJETO DOS DIODOS SCHOTTKY	32
4.1	Introdução	32
4.2	Estruturas de Diodos	32
4.3	Dimensionamento das Estruturas Fabricadas	34
4.4	Sequência de Mascaras	40

5.	MEDIDAS ELÉTRICAS	49
5.1	Introdução	49
5.2	Extração dos Parâmetros do Diodo Schottky Utilizando a Curva Característica (IxV).	49
5.3	Medidas da Curva Característica (IxV).	51
5.4	Medidas de Transitório	59
5.5	Modelo do Diodo Schottky para pequenos sinais	68
5.6	Cálculo da Eficiência de conversão de Potência	70
6.	CONCLUSÃO	74
7.	TRABALHOS FUTUROS	75
8.	BIBLIOGRAFIA	76

Lista de Símbolos

- Rs-Resistência série.
- ϕB Altura de barreira de potencial do metal para o semicondutor.
- χ Afinidade Eletrônica.
- φ_S Função trabalho do semicondutor.
- ϕ_M Função trabalho do metal.
- E_F Nível de Fermi.
- E_V Nível máximo de energia da banda de valência.
- E_C Nível mínimo de energia da banda de condução.
- q Carga do elétron.
- ϕ_o Nível de energia neutro dos estados de superfície do semicondutor.
- ϕ_{Bn} Altura de barreira de potencial do metal para o semicondutor tipo n.
- ϕ_{Bp} Altura de barreira de potencial do metal para o semicondutor tipo p.
- Q_D Carga efetiva equivalente a estados de superfície do semicondutor.
- Q_M Carga no metal.
- Qs Carga na região de depleção.
- V_{bi} Potencial interno da junção metal-semicondutor.
- δ Separação entre metal e semicondutor.
- W Largura da região de depleção.
- ε_s Permissividade elétrica do semicondutor.
- V_t Tensão térmica.
- E_M Campo elétrico máximo na superfície da junção metal-semicondutor.
- N_C Densidade efetiva de estados na banda de condução.
- C Capacitância da região de depleção.
- V_J-Tensão na junção metal-semicondutor.
- T Temperatura.
- k-Constante de Boltzman.
- h-Constante de Plank.
- A Constante de Richardson ideal para interface metal-vácuo.
- E Campo elétrico.
- μ Mobilidade dos portadores de carga.

 V_R – Velocidade de recombinação efetiva entre o máximo da barreira de potencial e a interface metal-semicondutor .

- P-Potência.
- PCE Eficiência de conversão de potência.
- PAVG(carga) Potência sob a carga.
- P_{AVG(diodo)} Potência sob o diodo.

P_{AVG(total)}-Potência de todo o circuito.

Índice de Figuras

FIGURA 1- DIAGRAMA EM BLOCOS SIMPLIFICADO DO SISTEMA DE BIOMETRIA	14
FIGURA 2 - DIAGRAMA DE BLOCOS DE UM SISTEMA RFID.	17
FIGURA 3 - DIAGRAMAS EM BLOCOS DE UMA FONTE LINEAR.	22
FIGURA 4 - ESQUEMÁTICO DE UM RETIFICADOR DE MEIA ONDA UTILIZANDO DIODO DE BARREIRA	
SCHOTTKY.	23
FIGURA 5 - DIAGRAMA DE BANDA DE ENERGIA PARA METAL E UM SEMICONDUTOR SEPARADOS [18]	. 25
FIGURA 6 - SEMICONDUTOR ENCOSTADO AO METAL [18]	26
FIGURA 7- DISTRIBUIÇÃO DE CARGA CRIADA AO SE COLOCAR O SEMICONDUTOR EM CONTATO COM	0
METAL [18]	26
FIGURA 8 - DIAGRAMA DE BANDA COM POLARIZAÇÃO DIRETA	29
FIGURA 9 - CURVA 1/C ² VS V [20]	30
FIGURA 10- DIAGRAMA DE BANDA PARA POLARIZAÇÃO REVERSA [20]	30
FIGURA 11 - CURVA CARACTERÍSTICA DO DIODO SCHOTTKY E O DIODO DE JUNÇÃO PN (VERMELHO).	31
FIGURA 12 - DIODO SCHOTTKY CONVENCIONAL COM ANEL DE GUARDA	33
FIGURA 13 - DIODO SCHOTTKY CONFIGURAÇÃO DEDOS COM ANEL DE GUARDA	33
FIGURA 14 - VISTA EM CORTE DO ANEL DE GUARDA CONSTRUÍDO COM DOPANTE TIPO P+	35
FIGURA 15 - VISTA EM CORTE DAS DIMENSÕES DO DIODO SCHOTTKY COM O ANEL DE GUARDA	36
FIGURA 16 - LAYOUT DIODO SCHOTTKY 5 DEDOS	37
FIGURA 17 – LAYOUT DIODO SCHOTTKY 5 DEDOS COM ANEL DE GUARDA	38
FIGURA 18 – (A) LÂMINA SI TIPO P (B) LÂMINA SI TIPO P COM DEPOSIÇÃO DO ISOLANTE	40
FIGURA 19 - (A) POÇO N NO SUBSTRATO TIPO P (B) RECUPERAÇÃO DA CAMADA ISOLANTE	41
FIGURA 20 - SUBSTRATO COM A COLOCAÇÃO DO ANEL DE GUARDA	41
FIGURA 21- ABERTURA DO ISOLANTE E DEPOSIÇÃO DO DOPANTE N+GERANDO O CATODO (B)	
ABERTURA DO ISOLANTE PARA A CRIAÇÃO DO ANODO	42
FIGURA 22 - IMPLANTE DOS CONTATOS COM METAL.	42
FIGURA 23 - SEQÜÊNCIA DE MÁSCARAS DE UM DIODO SCHOTTKY EM TECNOLOGIA CMOS PADRÃO	43
FIGURA 24 – CHIP DESENVOLVIDO NO TRABALHO.	44
FIGURA 25 – (A) LAYOUT DO DIODO DE BARRIRA SCHOTTKY CONFIGURAÇÃO COM 5 DEDOS. (B) DIOD)0
DE BARREIRA SCHOTTKY CONFIGURAÇÃO COM 5 DEDOS DIFUNDIDO EM TECNOLOGIA CMOS	
PADRÃO.	46
FIGURA 26 – (A) LAYOUT DO DIODO DE BARRIRA SCHOTTKY, CONFIGURAÇÃO COM 9 DEDOS. (B) DIOI	DO
DE BARREIRA SCHOTTKY CONFIGURAÇÃO COM 9 DEDOS DIFUNDIDO EM TECNOLOGIA CMOS	
PADRÃO	47
FIGURA 27 – (A) LAYOUT DO DIODO DE BARRIRA SCHOTTKY CONFIGURAÇAO COM 17 DEDOS. (B) DIO	DO
DE BARREIRA SCHOTTKY CONFIGURAÇÃO COM 17 DEDOS DIFUNDIDOS EM TECNOLOGIA CMOS	
PADRAO	48
FIGURA 29- RETA TANGENTE PARA A EXTRAÇÃO DE IS NA CURVA LOG(I)XV	51
FIGURA 30- ESQUEMA, SIMPLIFICADO, UTILIZADO PARA MEDIDAS DA CURVA IXV E LOG(I)XV	51
FIGURA 31 – CURVA IXV MEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 5 DEDOS	53
FIGURA 32 – CURVA IXV REVERSA MEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 5 DEDOS	53
FIGURA 33 – CURVA LOG(I)XV MEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 5 DEDOS.	54
FIGURA 34 – CURVA IXV MEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 9 DEDOS	54
FIGURA 35 – CURVA IXV REVERSA MIEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 9 DEDOS.	55
FIGURA 36 – CURVA LOG(I)XV MEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 9 DEDOS.	55
	56
FIGURA 38 – CURVA IXV REVERSA MEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 17 DEDOS.	56
FIGURA 39 – CURVA LOG(IJXV MEDIA MEDIDA NA ESTRUTURA SCHOTTKY DE 17 DEDOS	57

FIGURA 40 – CURVAS IXV MÉDIA MEDIDA NAS ESTRUTURAS SCHOTTKY DE 5, 9 E 17 DEDOS58
FIGURA 41 - CURVAS IXV MÉDIA MEDIDA COM POLARIZAÇÃO DE 0,5[V] NAS ESTRUTURAS SCHOTTKY DE
5, 9 E 17 DEDOS
FIGURA 42 – ESQUEMÁTICO DE LIGAÇÃO UTILIZADO PARA MEDIDAS DE TRANSITÓRIO60
FIGURA 43 – FORMAS DE ONDA GERADAS PARA A RETIFICAÇÃO DOS DISPOSITIVOS: (A) SENOIDAL, (B)
TRIANGULAR, (C) QUADRADA, (D) DENTE DE SERRA60
FIGURA 44 – FORMAS DE ONDA RETIFICADAS PELO SBD 5 DEDOS: (A) SENOIDAL, (B) TRIANGULAR, (C)
QUADRADA, (D) DENTE DE SERRA61
FIGURA 45 - FORMAS DE ONDA RETIFICADAS PELO SBD 9 DEDOS: (A) SENOIDAL, (B) TRIANGULAR, (C)
QUADRADA, (D) DENTE DE SERRA62
FIGURA 46 - FORMAS DE ONDA RETIFICADAS PELO SBD 17 DEDOS: (A) SENOIDAL, (B) TRIANGULAR, (C)
QUADRADA, (D) DENTE DE SERRA62
FIGURA 47 – FORMAS DE ONDA RETIFICADAS PELO SBD DE 5 DEDOS MEDIDAS SOB A CARGA DE 10K[Ω]
NAS FREQUÊNCIAS DE: (A)10K[HZ], (B)100K[HZ,] (C)200K[HZ], (D)500K[HZ],(E)800K[HZ]
E(F)1,1M[HZ]64
FIGURA 48 – FORMAS DE ONDA RETIFICADAS PELO SBD DE 9 DEDOS MEDIDAS SOB A CARGA DE 10K[Ω]
NAS FREQUÊNCIAS DE: (A)10K[HZ], (B)100K[HZ,] (C)200K[HZ], (D)500K[HZ],(E)800K[HZ]
E(F)1,1M[HZ]65
FIGURA 49 – FORMAS DE ONDA RETIFICADAS PELO SBD DE 17 DEDOS MEDIDAS SOB A CARGA DE 10K[Ω]
NAS FREQUÊNCIAS DE: (A)10K[HZ], (B)100K[HZ,] (C)200K[HZ], (D)500K[HZ],(E)800K[HZ]
E(F)1,1M[HZ]67
FIGURA 50- CIRCUITO EQUIVALENTE DO DIODO SCHOTTKY PARA PEQUENOS SINAIS
FIGURA 51 – CIRCUITO RETIFICADOR CONSTRUÍDO PARA AFERIR A PCE
FIGURA 52 – FORMA DE ONDA MEDIDA NA CARGA DE10K[Ω] QUANDO O SBD 5 DEDOS ESTA
OPERANDO

Índice de Tabelas

TABELA 1- VALORES DA DIMENSÃO DOS ANÉIS DE GUARDA FABRICADOS 35
TABELA 2- VALORES UTILIZADOS NA CONSTRUÇÃO DOS DIODOS DE BARREIRA
SCHOTTKY I
TABELA 3 - VALORES UTILIZADOS NA CONSTRUÇÃO DOS DIODOS DE BARREIRA
SCHOTTKY II
TABELA 4 - VALORES UTILIZADOS NA CONSTRUÇÃO DOS DIODOS DE BARREIRA
SCHOTTKY II
TABELA 5- TABELA DE VALORES EXTRAÍDOS DAS CURVAS IXV, LOG(I)XV E IXV
REVERSA
TABELA 6- PARÂMETROS EXTRAÍDOS DAS CURVAS DE TRANSITÓRIO DO SBD 5
DEDOS PARA AS FREQÜÊNCIAS DE: 10K[HZ], 100K[HZ], 200K[HZ], 500K[HZ],
800K[HZ] E 1,1M[HZ]64
TABELA 7 - PARÂMETROS EXTRAÍDOS DAS CURVAS DETTRANSITÓRIO DO SBD 9
DEDOS PARA AS FREQÜÊNCIAS DE: 10K[HZ], 100K[HZ], 200K[HZ], 500K[HZ],
800K[HZ] E 1,1M[HZ]66
TABELA 8 - PARÂMETROS EXTRAÍDOS DAS CURVAS DE TRANSITÓRIO DO SBD 9
DEDOS PARA AS FREQÜÊNCIAS DE: 10K[HZ], 100K[HZ], 200K[HZ], 500K[HZ],
800K[HZ] E 1,1M[HZ]67
TABELA 9- VALORES CALCULADOS PARA O MODELO DE PEQUENOS SINAIS 70
TABELA 10 - VALORES DE TENSÃO RESULTANTES NA CARGA DE 10K71
TABELA 11 - VALORES CALCULADOS PARA P _{AVG (CARGA)}
TABELA 12 - VALORES CALCULADOS PARA PAVG (DIODO)
TABELA 13 - VALORES CALCULADOS PARA PAVG (TOTAL)
TABELA 14 - VALORES CALCULADOS PARA PCE
TABELA 15- VALORES PCE PARA DIFERENTES ESTRUTURAS DE RETIFICAÇÃO [16].

1. Introdução

Este trabalho propõe o estudo e desenvolvimento de dispositivos de barreira Schottky em sistemas integrados, em chip denominados SoC – System on Chip – voltados à aplicações onde é requerido alto desempenho em alta frequência. Um exemplo destas aplicações é a retificação de sinais em aplicações biomédicas, que evoluem o uso de dispositivos implantáveis.

O interesse de se desenvolver o tema se deu, por haver um trabalho em andamento junto ao grupo de microeletrônica da Universidade Federal de Itajubá (Unifei) onde, um chip implantável fará a análise do nível de glicose do paciente *in vivo*. Na alimentação deste dispositivo, que é caracterizado como uma *tag* passiva faz-se necessário uma retificação do sinal utilizado na alimentação do sistema. Tal sinal deve ser tratado com baixa perda de eficiência, pois o nível da tensão de alimentação é baixo.

Em outra vertente, o dispositivo de barreia Schottky é comercialmente usados em *mixers* de RF, diodos detectores, células solares dentre outras aplicações onde é necessária uma alta densidade de corrente e baixa queda de tensão.

Com esse estudo, objetivamos a construção de diferentes estruturas para o levantamento de parâmetros e assim modelar uma estrutura e no futuro, aplicá-la as necessidades de nossas pesquisas biomédicas.

1.1 Considerações Iniciais

Com os avanços tecnológicos, eficiência e baixo custo são parâmetros essenciais e capazes até mesmo de se determinar a viabilização de projetos eletrônicos.

No decorrer dessa "corrida" por novas tecnologias e otimização das existentes, há uma iminente tendência (cada vez mais) de se minimizar o tamanho e maximizar o desempenho de circuitos e componentes elétricos.

Estes dispositivos que se denominam SoC (System-on-chip), não se limitam a uma área especifica de conhecimento, pelo contrario podem ser encontrados na maioria das aplicações cuja tecnologia de circuitos atua. Assim, SoC's podem ser encontrados nas mais diversas e distintas áreas de atuação tais como: biomédica, telecomunicações, militar, entretenimento dentre outras.

Na integração de componentes e miniaturização de semicondutores a microeletrônica é um segmento da engenharia onde pode-se realizar circuitos cada vez mais inovadores. Com a fusão de várias áreas de conhecimento e pesquisa nos mais diversos ramos a tendência é que esse segmento continue crescente.

Na área da saúde, ou seja, nas aplicações biomédicas, esses dispositivos (SoC's) destacam-se pelo monitoramento de sinais vitais ou parâmetros fisiológicos como, por exemplo, os batimentos cardíacos, os níveis de glicose no sangue e a pressão arterial [1].

Chips implantáveis para fins biomédicos são recomendados, pois além do baixo custo e alto desempenho permite que funções tais como biotelemetria e e-*health* [2] possam ser implementadas *in vivo*. Podendo, assim, serem monitorados parâmetros fisiológicos como, pressão arterial, batimento cardíaco e níveis de glicose em tempo real.

Portanto, uma pesquisa em novas soluções biomédica é necessária, já que, existe uma demanda por estes dispositivos e uma real possibilidade de ser construir *chip's* implantáveis através da microeletrônica.

1.2 O Tema Proposto e a Motivação

A Universidade Federal de Itajubá (UNIFEI), através do seu Grupo de Microeletrônica, vem mantendo pesquisas na área biomédica juntamente com o grupo de Engenharia Biomédica da Universidade.

Existe um projeto para o desenvolvimento de um sistema de monitoramento de sinais fisiológicos, onde a princípio, atuará na medição do nível de glicose no sangue. A **Erro! Fonte de referência não encontrada.**, seguinte, ilustra o diagrama em blocos do sistema de biotelemetria em desenvolvimento.



Figura 1- Diagrama em Blocos Simplificado do Sistema de Biometria.

Este sistema possui alguns blocos em desenvolvimento onde alunos de mestrado e doutorado concentram esforços para pesquisar e desenvolver as etapas que compreendem todo o projeto. Pode-se observar, que o implante sub-cutâneo apresentado no diagrama da Figura 1 opera com uma alimentação através de Rádio Frequência (RF). É de suma importância que essa alimentação seja eficiente, pois posteriormente ela alimentará todos os outros subcircuitos que compõem o circuito integrado.

Nesse trabalho, fica a proposta de se investigar uma nova estrutura de retificação CMOS com tecnologia TSMC 0.5um a fim de, garantir uma baixa tensão de entrada e menor perda de conversão.

Ressalta-se que o Sistema de Biotelemetria em desenvolvimento deve apresentar um baixo custo de fabricação de forma que possa ser fabricado.

1.3 Objetivos e contribuições

Em busca de se atingir os objetivos desta proposta de mestrado e suas contribuições futuras, abaixo foram selecionados pontos que nos auxiliarão no desenvolvimento do mesmo:

- A topologia dos dispositivos e circuitos implementados devem ser compatíveis com os processos CMOS, processos esses que o Grupo de Microeletrônica tem acesso.
- A estrutura implementada responsável pela retificação do sinal de RF precisa ser eficiente no que diz respeito à conversão de potência.
- Trata-se de um implante no ser humano. Logo é desejável o menor impacto possível ao paciente.
- A versatilidade dos componentes e circuitos produzidos no sentido a ser reproduzido em outras tecnologias de fabricação CMOS.
- A necessidade de "desvendar" a modificação necessária no processo de máscaras para componentes específicos.

Desta forma, o principal objetivo desta dissertação, é de investigar outra estrutura retificadora, em tecnologia CMOS, a fim de comparar sua eficiência com tecnologias de retificação existentes, em um regime de operação que vá ao encontro às condições de baixa tensão e baixa potência. As estruturas desenvolvidas neste trabalho foram difundidas em tecnologia CMOS TSMC 0.5µm padrão disponibilizada ao grupo de microeletrônica da UNIFEI que possui uma parceria com o consórcio MOSIS [3].

2. Sistema de Biotelemetria Implantado

2.1 Introdução

O Sistema de Biotelemetria Implantado, como descrito no Capítulo 1, é um projeto que visa à aquisição de dados fisiológicos de um paciente, sendo que está dissertação constitui parte de um trabalho de desenvolvimento de um CI implantável da Universidade Federal de Itajubá (UNIFEI).

A interface de comunicação deste sistema implantável com o sistema de aquisição de dados que monitoram o paciente é feita através de um enlace de Rádio Frequência (RF). Tal enlace é necessário não somente para o transporte de informações recolhidas e processadas pelo implante, mas também para a obtenção de energia elétrica requerida para a ativação dos sub-circuitos que constituem todo o implante.

Portanto, esse sistema pode ser classificado como um circuito de Identificação por Radio Frequência (RF) ou, simplesmente, RFID como é conhecido na literatura [4].

Identificação por RFID (*RadioFrequency Identification*) é uma tecnologia utilizada para comunicar uma informação (digital) entre dois pontos sendo, uma estação fixa e objetos móveis ou dois objetos móveis. O RFID é considerado uma forma altamente confiável para controlar, detectar, e acompanhar uma série de itens usando diferentes esquemas de modulação e formatos de transmissão. Os procedimentos de identificação, considerados automáticos quando se envolve o RFID, são aplicados às pessoas (como o Sistema de Biotelemetria Implantado), animais, bens e produtos [5].

É possível observar-se na Figura 2 um sistema típico de RFID em um diagrama de blocos simplificados. É mostrada a divisão do dispositivo em suas principais partes: O "*Transponder*" e o "*Reader*". O "*Transponder*" é responsável pela aquisição dos dados e os condiciona para serem enviados ao "*Reader*". Este por sua vez, recebe as informações e as processa.

O fluxo de sinal entre o "*Reader*" e o "*Transponder*" é bidirecional no que diz respeito à troca de informações e unidirecional para a energia (indo apenas, nesse caso, do "*Reader*" para o "*Transponder*").

A Erro! Fonte de referência não encontrada., ilustra essa comunicação:



Figura 2 - Diagrama de Blocos de um Sistema RFID.

Na Figura 2 é possível observar duas antenas, o que caracterizam uma comunicação "*Wireless*". As mesmas necessitaram estar com seu acoplamento eletromagnético otimizado e casamentos de impedância a fim de uma máxima transferência de potência e seus respectivos circuitos de interface.

Usualmente, o "*Transponder*" (ou *Tag*) apresenta uma topologia mais simples quando comparado ao "*Reader*". Essa *Tag* tem como condições essenciais de projeto: operar de maneira confiável, ser robusto, ser economicamente viável, ser produzido em grandes quantidades, ser miniaturizado e apresentar boa repetitividade [1,6]. Em aplicações implantáveis é requerido ainda que tais dispositivos sejam inócuos, ou seja, não represente nenhum risco à saúde do paciente tal como contaminação química oriunda de algum componente ou até mesmo contaminação por algum tipo de radiação.

Em contrapartida, os "*Readers*", são circuitos de maior complexidade e também maior fisicamente. Geralmente os dados enviados das Tag's são conectados a um computador, processados e apresentado por sistema de interface ao usuário.

2.2 Tags Passivo e Ativos

O principio da tecnologia de RFID está baseado na utilização da frequência de rádio para transmitir e capturar informações (dados), como apresentado na Erro! Fonte de referência não encontrada. anteriormente.

Tags são dispositivos possíveis de se classificar basicamente de duas maneiras: Ativos e passivos. Ambos os tipos, apresentam suas vantagens e desvantagens [6,7]. A escolha do *Tag* certo é de suma importância para o projeto podendo até mesmo ser um fator de viabilidade. Vejamos tais vantagens se comparadas os dois tipos de *Tags*.

Tags ativas são dispositivos que fazem uso de bateria própria o que garante uma melhor transmissão no que diz respeito à confiabilidade de entrega de dados e também a um maior enlace (entre o "*Reader*" e o *Tag*). Uma vez que essa distância entre a base ("*Reader*") e o receptor (*Tag*) pode ser aumentada, existe a possibilidade de se trabalhar com outras faixas de frequência e tipos de modulação visando, desta maneira, alcançar maiores larguras de faixa de operação. Por outro lado, possui alto custo inicial de implantação, custo de manutenção e eventuais trocas de bateria. O uso de baterias delimita o tempo de vida do dispositivo, já que, existe uma natural perda de carga, podendo ocasionar um mau funcionamento dos circuitos alimentados. Deve-se ressaltar ainda que, dispositivos implantáveis que fazem uso de bateria requerem uma maior atenção, pois baterias se utilizam de produtos químicos nocivos ao organismo. Além de possuir um valor elevado o tamanho também pode ser apontado como outra limitação quando pensamos em aplicações implantáveis.

Tags passivas não fazem uso de bateria, sendo assim, o circuito contido neste tipo de *tag* só estará ativo no período em que o mesmo estiver exposto à rádio freqüência. A ausência de bateria faz com que estes *tags* sejam menores e possuam um menor custo de aquisição e manutenção. Tipicamente coloca-se uma vida útil para *tags* passivo de 20 anos [8]. Porém, a leitura deste tipo de *tag* fica limitada a uma pequena distância tipicamente a no máximo 3 metros. Além de uma menor largura de faixa se o tag for implantado, existe um risco para o paciente que é o aquecimento induzido pela rádio frequência. Esta condição limita as faixas de frequência a serem utilizadas.

O sistema de Biotelemetria implantável, que esta sendo pretendido pelo nosso grupo de Microeletrônica na Universidade federal de Itajubá (UNIFEI), apresenta como alvos primordiais a serem atingidos o baixo custo e a simplicidade dos circuitos, de forma a se obter um alto grau de miniaturização, sem perder de vista, naturalmente, a sua eficiência e confiabilidade. Diante das vantagens e desvantagens citadas anteriormente para os dois tipos de *tags*, sobressaiu-se para a realização do implante a opção por um *tag* passivo.

Sendo assim, fica proposto neste trabalho o projeto de um retificador condicionado a esta situação, ou seja, que a energia necessária para a ativação dos subcircuitos que compõem o "*Transponder*", seja acoplada via um enlace de RF transcutâneo.

2.3 Considerações sobre a segurança ao paciente

Temos como foco deste projeto a alimentação de um sistema de biotelemetria caracterizado como um *tag* passivo implantável. São necessários alguns procedimentos para garantir o bom uso e segurança do paciente. Devemos levar em consideração que ao utilizar um enlace de rádio frequência que visa transpor o tecido humano, obviamente estaremos expondo à superfície da pele do paciente a radiação. Como apresentado em 2.2 o *tag* passivo tem como limitação a distância de operação, fazendo assim, com que o elemento emissor de radiação esteja muito próximo a superfície da pele do paciente.

Os bio-efeitos e riscos resultantes desta exposição à energia eletromagnética são em sua maioria de natureza térmica. Tais bio-efeitos, basicamente, são decorrentes dos campos elétricos e magnéticos que atuam dentro dos tecidos biológicos. Fatores como geometria do tecido e suas propriedades dielétricas são responsáveis pela maneira com que tais campos irão se distribuir e atuar. Devemos considerar também a distância em que a fonte emissora da radiação está da superfície da pele, para se ter uma proporção de quanta potência está sendo aplicada sob a mesma. [9,10].

Outro fator a se considerar é a profundidade de penetração desta radiação incidente. Quanto maior a frequência de RF, menor a penetração. Para uma frequência de 10M[HZ], por exemplo, a penetração atinge a ordem de 10 cm [11].

Como resultado de estudos da incidência de radiação sob a superfície da pele, existe uma equação que trata da incidência do campo elétrico e da densidade de corrente no ponto do tecido (onde ocorre tal incidência). Conhecida como SAR "*Specific Absorption Rate*" (Taxa de Absorção Especifica), tal taxa é contabilizada por unidade de massa [W/Kg]. A SAR é apresentada na equação a seguir [11,12]:

$$SAR = \frac{\sigma |E|^2}{\rho}$$
(2.1)

Onde:

ho é a densidade de massa deste tecido expressa em [Kg/m²]

E é a intensidade do campo elétrico (valor RMS) expressa em [V/m].

 σ é a condutividade do tecido em que se incide a radiação eletromagnética, sendo expressa em [S/m];

É possível definir-se outra grandeza de suma importância oriunda da taxa de absorção especifica. Essa grandeza define a taxa de aquecimento local provocado pela incidência de radiação [^oC/s]. Para isso, basta fazer a diferenciação da temperatura em relação ao tempo como apresentado na equação seguinte [12]:

$$\frac{\mathrm{dT}}{\mathrm{dt}} = \frac{\mathrm{SAR}}{\mathrm{c}} \tag{2.2}$$

Onde, **c** representa a capacidade de calor específico do tecido expresso em [J/Kg].

Estamos tratando de taxas de SAR muito pequenas. Supondo que, com a ausência do sistema circulatório (sangue), uma SAR de 1[W/Kg] transferiria uma taxa de calor de 0,0003 [°C/s] em um tecido muscular, seria necessário mais de 1 hora de exposição para o aumento da temperatura local atingir 1[°C].

Em [13], coloca-se como um valor seguro para a potência transmitida pela estação base, algo em torno de 10[mW/cm²].

2.4 Frequência de operação

Para a determinação da frequência de operação do enlace de RF voltado para implantes subcutâneos, devem-se levar em conta tanto o aspecto da profundidade de penetração no tecido humano quanto à limitação imposta pela SAR (apresentada anteriormente) [13].

Existe uma recomendação em [13] para que os enlaces de RF operem com uma frequência que varie de 1 a 10[MHZ], inclusive esta faixa apresenta uma perda mínima ao penetrar os tecidos humanos.

Para este projeto, estudaremos a aplicação de um retificador dentro da faixa, de 1 a 10[MHZ]. O dispositivo será testado com esses valores de frequência a fim de se aferir um valor ideal, pois outros ganhos em um circuito de retificação de onda completa podem ser resultantes de uma escolha adequada desta frequência. Por exemplo, conhecendo a melhor faixa de frequência de operação do retificador leva a diminuição do valor de um filtro capacitivo que será necessário no processo pósretificação do sinal AC. Capacitores em tecnologia CMOS (PIP ou DIP) são dispositivos que ocupam muita área de silício para serem construídos.

2.5 Fonte de alimentação linear

Para todo sistema linear, que apresenta em sua topologia dispositivos semicondutores é requerido uma alimentação estável para que o mesmo opere adequadamente. Isso porque flutuações na alimentação dos sub-circuitos podem acarretar, por exemplo, a perda do ponto de operação ótimo o que compromete na linearidade do sistema, podendo tornar o sistema inoperante em casos de maior gravidade.

Assim, os circuitos de alimentação, devem prover uma topologia que seja responsável por garantir uma tensão estável que é entregue aos sub-circuitos alimentados, independente de possíveis variações dos sinais de entrada da mesma.

Para alcançar a estabilidade da linha (sinais de entrada e saída), existem reguladores de tensão, que devem ser implementados dentro de um contexto de uma fonte de alimentação linear. Pois este é o modelo de fonte que o estudo proposto nesse trabalho tem como referência.

A Figura 3, abaixo, ilustra um diagrama de blocos típico de uma fonte de alimentação linear, exceto pelo regulador de entrada.



Figura 3 - Diagramas em Blocos de uma Fonte Linear.

Como ilustrado no diagrama acima, a fonte de alimentação linear, basicamente é constituída por quatro estruturas fundamentais;

- Um primeiro circuito limitador de tensão de entrada, responsável pela adequação do sinal oriundo da fonte de RF (AC) externa. Nivelando assim o pico do sinal de entrada.
- O circuito Retificador, responsável por converter a potência AC do sinal de entrada em uma potência DC ainda que pulsante. Circuito esse que será estudado e implementado nos capítulos seguintes, pois esta dissertação será focada neste circuito.
- O circuito de Filtragem, ou simplesmente Filtro, responsável por tornar o sinal mais próximo possível de um valor DC. Geralmente, por simplicidade, os circuitos de Filtro são realizados através de capacitores.
- O segundo regulador de tensão (de saída), cuja função é tornar o sinal DC proveniente do Filtro mais isento de flutuações (conhecidas como "*Ripple*") além de certificar uma tensão de saída estabilizada mesmo para impactos de variação de carga.

É válido ressaltar que a única estrutura que será discutida a fundo e implementada em tecnologia CMOS neste projeto é o Retificador.

2.6 Circuito Retificador

Ao projetar um circuito retificador para um dispositivo implantado, especialmente se a energia de alimentação é fornecida por um enlace de RF, a primeira restrição a ser observada diz respeito à frequência do sinal.

Quando tratamos de sinais de rádio frequência (neste trabalho 10[Mhz]), não é possível utilizar algumas estruturas de diodos semicondutores ou estruturas que utilizam transistores NMOS e PMOS. Isso por que, na maioria dos casos esses dispositivos utilizados na retificação são fabricados para baixa frequência.

Este trabalho busca estudar e desenvolver um dispositivo de retificação com um simples arranjo de máscaras, pequeno, com rápido chaveamento, com baixas figuras de mérito e compatível com o processo CMOS escolhido. Dentre as tecnologias disponíveis, o processo o processo TSMC 0.5µm atende as necessidades de projeto. Um dispositivo com fabricação simples e com características ideais para operar em altas frequências é o diodo de barreira Schottky, razão pela qual a topologia do retificador será estudada e construída com este diodo. Porém, este tipo de diodo não é parte de um processo CMOS padrão.

A Figura 4 apresenta o esquemático do circuito retificador de meia onda (sem o estágio de regulação e filtragem) proposto nesse estudo:





Onde: F é o sinal regulado e a ser retificado e R_L a carga a ser alimentada.

Existem algumas vantagens do diodo Schottky se comparado ao diodo de junção PN. Além de um baixo tempo de recuperação (graças ao desaparecimento da capacitância de junção) o Diodo Schottky possui uma tensão de polarização em torno de 0,3[V], um valor bem menor se comparado a um diodo PN de Silício que tem seu valor por volta de 0,7[V]. Além disto, um retificador composto por estruturas Schottky satisfaz de melhor maneira a figura de mérito que é a PCE "*Power Conversion Efficiency*", ou seja, a Eficiência da Conversão de Potência (que será vista no próximo tópico) [14].

Entre o retificador e a Antena (que na prática é um indutor) faz-se necessário um circuito adicional que para prover o casamento de impedância entre a antena e o limitador. O casamento se faz necessário para maximizar a transferência de potência, podendo ser realizado através de uma combinação de indutores e capacitores formando um circuito ressonante. Figuras de mérito como a faixa de leitura do *Tag* (que avalia o desempenho do *Tag* em relação à distância do transmissor de RF) e o coeficiente de transmissão de potência (que avalia a frequência de operação ideal do enlace de RF) estão diretamente ligadas a este casamento.

O limitador também faz-se necessário, pois a fonte de sinal de RF pode estar sendo manipulada manualmente e, se aproximada demasiadamente do paciente, eleva a tensão pico a pico induzida na antena receptora [14].

2.6.1. PCE "Eficiência da Conversão de Potência"

No circuito Retificador, quando utilizado *tags* passivo, uma outra característica requer bastante cuidado. Trata-se da figura de mérito que deve ser satisfeita da maneira mais adequada.

Essa figura de mérito em questão é chamada de PCE "*Power Conversion Efficiency*", ou seja, a Eficiência da Conversão de Potência que pode ser calculada pela equação 3 [15,16];

$$P_{CE} = \frac{P_{AVG}(Carga)}{P_{AVG}(Total)}$$
(2.3)

Mais detalhadamente, observa-se que a PCE é uma relação entre a potência média consumida ou dissipada na carga e a potência média consumida ou dissipada em todo o circuito retificador. Quanto maior a PCE, fica evidente que maior será a porção da potência que efetivamente será disponibilizada para a carga.

3. Diodo de Barreira Schottky (SBD)

3.1 Introdução.

Neste capítulo serão estudadas as características do dispositivo de contato Schottky como: Contato Retificador do Diodo de Barreira Schottky, uma análise qualitativa do Diodo de barreira Schottky com polarização aplicada, a polarização da junção, o contato retificador e um breve comparativo entre diodo Schottky e diodo de junção pn.

3.2 Contato Retificador do Diodo de Barreira Schottky.

Um metal em contato com um semicondutor moderadamente dopado pode formar um contato retificador chamado de diodo de barreira Schottky. Com uma dopagem moderada é possível à criação da barreira ôhmica necessária [17].

O mecanismo de corrente em um diodo Schottky é diferente, se comparado a um díodo de junção pn, devido principalmente ao fluxo de portadores majoritários. Muitos metais podem ser usados para, criar-se um diodo de barreira Schottky sobre semicondutores de silício (Si) ou de arseneto de gálio (GaAs). Para GaAs os metais mais utilizados são de platina, titânio e boro e para os de silício o alumínio [17].

O estudo das características do contato metal semicondutor pode ser feito através do diagrama de bandas de energia dos sólidos [18]. Para o entendimento deste tipo de junção a Figura 5 ilustra tal diagrama de bandas de energia entre um metal e um semicondutor do tipo N. Usaremos esta figura para elucidar os conceitos envolvidos no entendimento do contato retificador.



Figura 5 - Diagrama de Banda de Energia para Metal e um Semicondutor Separados [18].

O nível de vácuo é utilizado como o nível de referência e representa a energia que um elétron teria se fosse livre da influência do material. O parâmetro q ϕ m [eV] é a função trabalho do metal resultante da diferença entre o nível de vácuo Eo e do nível de Fermi no metal E_{FM} . A função trabalho do metal é a energia mínima necessária para libertar um elétron do metal.

A quantidade q ϕ s [eV] é a função trabalho do semicondutor, e depende da concentração de dopagem, pois a posição do nível de Fermi E_{Fs} depende do tipo de dopante e sua concentração. A altura da barreira de energia na superfície do semicondutor é expressa pela quantidade q χ [eV], onde χ é a afinidade dos elétrons. A afinidade dos elétrons é uma constante do material que resulta da diferença de energia entre o nível de vácuo e da borda da banda de condução [18].

Neste caso em particular presume-se que $\phi m > \phi s$, logo consideramos que a função trabalho do metal é maior que a do semicondutor.

As Figura 6 *e* Figura 7 mostram o diagrama de banda de energia resultante entre o contato de um metal a um semicondutor tipo N e a condição de equilíbrio térmico entre os dois materiais.







Figura 7- Distribuição de Carga Criada ao se colocar o Semicondutor em Contato com o Metal [18].

Quando o contato é estabelecido entre os materiais, as diferenças de energia provocam uma transferência de elétrons (correntes) do semicondutor para o metal de modo a igualar os níveis de Fermi, em condições de circuito aberto. Aparecem cargas fixas em uma zona e ou região em ambos os lados da junção, zona essa que recebe diferentes denominações como barreira interna de potencial, região ou zona de carga espacial, de esgotamento ou empobrecimento. No semicondutor é formada uma região de carga espacial devido aos átomos doadores ionizados. Cria-se o campo elétricos que se opõe ao fluxo de elétrons e em equilíbrio se produzirá uma curvatura das bandas laterais do semicondutor. A forma do diagrama de bandas de energia para o sistema metal-semicondutor rege-se por três regras [18]:

- Em equilíbrio, o nível de Fermi deve ser constante em todo o sistema.
- A afinidade de elétrons χ é constante.
- O nível de energia no espaço livre E_O deve ser contínuo.

Na interface entre o semicondutor e o metal existe uma descontinuidade abrupta dos estados de energia permitidos e se produz uma barreira potencial de altura ϕ B. Esta barreira de potencial é vista pelos elétrons do metal, que tentam avançar em direção do semicondutor dando origem à barreira Schottky, dada por [18,19]:

$$\phi \mathbf{B} = \phi \mathbf{m} - \chi \tag{3.1}$$

No lado do semicondutor, V_{bi} é o potencial de contato que é visto pelos elétrons na banda de condução que querem avançar no sentido do metal:

$$Vbi = \phi m - \phi s \tag{3.2}$$

Além disso, como a altura da barreira de Schottky pode ser avaliada pela largura da região de depleção, o campo elétrico e capacidade são semelhantes para uma junção P⁺N (supondo aproximação válida de esvaziamento). A partir da equação de Gauss [19]:

$$\frac{dE}{dx} = \frac{\rho(x)}{\varepsilon_s}$$
(3.3)

Onde ρ (x) é a densidade de carga espacial por unidade de volume e es é a permissividade do semicondutor. Assumindo que a dopagem de semicondutores é uniforme ρ (x) = q ND e integrando a equação acima se obtém [19].

$$E = \int \frac{q N_D}{\varepsilon_s} dx = \frac{q N_D x}{\varepsilon_s} + C_1$$
(3.4)

C1 é uma constante de integração. Para $x=x_n$, E=0, então:

$$C_1 = -\frac{q N_D X_n}{\varepsilon_s}$$
(3.5)

O campo elétrico será em função decrescente da posição:

$$E = -\frac{q N_D}{\varepsilon_s} (x_n - x)$$
(3.6)

O campo máximo E_{max} é localizado na interface entre materiais:

$$E_{max} = -\frac{q N_D x_n}{\varepsilon_s}$$
(3.7)

Dado que:

$$E = -\frac{dV}{dx} \quad \text{Ent}\tilde{a}o: V = -\int E \, dx \tag{3.8}$$

Portanto, a tensão através da região de carga espacial pode ser calculada como área sob a curva do campo elétrico, a área de um triângulo (*Figura 7*), com sinal tocado.

$$V = V_{bi} = -\frac{E_{max} x_n}{2} = \frac{1}{2} \frac{q N_D x_n^2}{\epsilon_s}$$
(3.9)

A largura da região de carga espacial é:

$$w \cong xn = \left[\frac{2 \varepsilon_{s} V_{bi}}{q N_{D}}\right]^{1/2}$$
(3.10)

A magnitude da carga espacial Qs no semicondutor é dada por:

$$Q_{s} = q A N_{D} x_{n} = A \left[2 q \varepsilon_{s} N_{D} V_{bi} \right]^{1/2}$$
(3.11)

A carga no metal Q_m é igual, mas com sinal ao contrário. Como no caso da junção pn pode definir uma capacitância C por unidade de área.

$$C = \frac{\varepsilon_{s}}{x_{n}} = \left[\frac{q N_{D} \varepsilon_{s}}{2 V_{bi}}\right]^{1/2}$$
(3.12)

3.3 Análise qualitativa do Diodo de barreira Schottky com polarização aplicada.

A altura da barreira de potencial pode ser modificada através da aplicação de uma polarização externa, tal como em uma junção PN. Em princípio, existe uma barreira q ϕ B [eV] entre os elétrons do metal e os estados na banda de condução dos semicondutores. Esta barreira pode ser considerada independente da polarização porque nenhuma tensão permanece sobre o metal. A queda de tensão total ocorre no semicondutor dentro da região de carga espacial. Deste modo altera a curvatura das bandas, alterando a queda de potencial. Em seguida, os elétrons que estão no semicondutor na borda da banda de condução, querendo mover-se para o metal, encontram uma barreira cuja altura pode ser alterada em relação ao seu valor de equilíbrio (q V_{bi} [eV]) por uma polarização adequada.

3.3.1. Polarização Direta.

Para melhor compreender o comportamento do sistema quando uma tensão externa é aplicada, considera-se que o semicondutor está conectado ao terra. Ao aplicar uma tensão positiva V_F na junção Schottky, ocorrerá uma redução da altura da barreira de potencial do semicondutor para o metal (ϕ B mantém-se aproximadamente constante), desta forma aumenta-se a quantidade de elétrons que poderão fluir facilmente a partir do semicondutor para o metal, por consequência de uma redução da altura da barreira. Com isso a corrente elétrica na junção aumenta com a tensão aplicada, devido ao aumento do fluxo de elétrons do semicondutor para o metal [20].

Esta condição é a polarização direta corresponde ao diagrama de banda mostrada na figura abaixo:



Figura 8 - Diagrama de Banda com Polarização Direta.

Ao aplicar uma polarização V, a tensão total através da junção pode ser expressa como [20]:

$$V_{bi} - V = \frac{A^2 q \& N_D}{2 C^2}$$
(3.13)

Esta equação indica que $1/C^2$ vs V é uma linha. É possível usar o declive desta linha para saber a dopagem no semicondutor. Além disso, a intersecção com a abscissa dá o valor do da tensão V_{bi}, que é o potencial de contato, como mostrado na Figura 9.



Figura 9 - Curva 1/c² vs V [20].

3.3.2. Polarização Reversa.

No caso da junção polarizada reversamente, uma tensão V_R é aplicada de tal modo, que as cargas no semicondutor do tipo N permanecem positivas em relação ao metal ($V_R < 0$). A queda de tensão através da região de carga espacial aumenta o valor ($V_{bi} + V_R$), e por consequência, aumenta a largura da região de depleção (x'n) e a carga espacial [20]:

$$Q_{s} = q A N_{D} x'_{n} = A \left[2 q \mathcal{E}_{s} N_{D} (V_{bi} - V_{R}) \right]^{1/2}$$
(3.14)

No caso ideal ϕB permanece constante. Nesta condição de polarização tem o diagrama de banda de energia da Figura 10, que corresponde ao caso de polarização inversa.



Figura 10- Diagrama de Banda para Polarização Reversa [20].

3.4 Breve comparação do diodo de barreira Schottky com diodo pn.

Diodos Schottky tem muitas aplicações, pois eles apresentam algumas vantagens sobre os diodos de junção PN [21]. Além de possuir tempo de resposta mais rápida, pois não possui praticamente nenhum efeito de recombinação de portadores na região de depleção. Para uma polarização direta aplicada ao diodo Schottky tem-se uma maior corrente que é evidenciada com uma tensão de limiar mais baixa, cerca de 0,2 a 0,3 [V] como mostrado na Figura 11, que compara os diodos.

Da característica IxV do díodo Schottky pode ser visto que há uma fácil condução do fluxo de corrente em polarização direta, uma vez que os elétrons na barreira dos semicondutores estão em depositados em menor quantidade. Em polarização inversa, a corrente de saturação é determinada pela barreira para elétrons no metal, ϕB .



Figura 11 - Curva Característica do diodo Schottky e o Diodo de Junção PN (Vermelho).

4. Projeto dos Diodos Schottky

4.1 Introdução

Na fabricação de diodos de barreira Schottky existem alguns arranjos de estruturas. Podendo ser desde estruturas convencionais que são formadas apenas pela sobreposição do metal ao semicondutor até estruturas na configuração de dedos que otimizam a resistência série do dispositivo. Anéis de guarda são atrelados a estes dispositivos para uma melhora nas características elétricas destes retificadores passivos.

O objetivo desse projeto é investigar estruturas Schottky na configuração com dedos para aplicações em alta frequência a fim de melhorar a eficiência de potência de conversão. A seguir temos a disposição das dimensões e alterações feitas no uso das máscaras no processo de fabricação do TSMC.

4.2 Estruturas de Diodos

Diodos Schottky na configuração de dedos são constituídos basicamente pela sobreposição do metal (neste caso Al) a um material semicondutor tipo N. Este tipo de dispositivo geralmente possui características I-V direta e reversa boas, apresentando também baixa resistência de contato. Foi aplicado ao mesmo, estruturas para eliminar os efeitos de borda existentes, chamadas de Anéis de guarda que podem ser construídas a partir de uma difusão tipo P no substrato tipo N.

Para esse projeto foram testadas estruturas Schottky fabricadas na tecnologia CMOS padrão 0,5µm variando-se a quantidade de dedos a fim de se investigar seus parâmetros de natureza dinâmica e elétrica. Afim de, construir um diodo otimizado para a aplicação desejada.

A seguir são apresentadas as

Figura 12 Figura 13 onde é possível observar a diferença física entre um diodo Schottky convencional e uma estrutura na configuração de dedos (pretendida para este projeto).

Sabe-se que em tecnologia CMOS existe o efeito parasita chamado de *latchup*, que é um caminho de baixa impedância criado a partir da alimentação do componente e

o substrato, podendo assim colocar o circuito em curto [22]. Ambos os diodos fabricados possuem anel de guarda que foram acrescentados ao projeto com o intuito de reduzir o efeito anteriormente descrito.







Figura 12 - Diodo Schottky Convencional com Anel de Guarda.



Figura 13 - Diodo Schottky Configuração Dedos com Anel de Guarda.

Idealmente, diodos de barreira Schottky são comumente utilizados para aplicações onde são necessárias uma alta frequência de chaveamento, alta densidade de corrente e aplicações com baixa voltagem. Sendo aplicado em *mixer* de RF, células solares, dentre outras [23]. Construindo esses dispositivos na configuração de dedos conseguimos reduzir a resistência série melhorando assim sua eficiência [24].

4.3 Dimensionamento das Estruturas Fabricadas

Para o dimensionamento das estruturas foi levado principalmente em consideração à otimização do espaço, já que este destinam-se, a aplicações biomédicas onde circuitos integrados devem possuir os menores tamanhos possíveis.

Na construção de dispositivos de barreira Schottky algumas características da lâmina de silício são de suma importância para o projeto, tais como:

- Alta dopagem no substrato tipo P usado no processo de fabricação: garantindo assim um bom contato ôhmico e baixa resistência de corpo.
- Baixa dopagem na camada epitaxial: o que resulta em tensões de rupturas e corrente reversa com níveis aceitáveis para o projeto.

A corrente reversa e a resistência apresentada pela camada epitaxial são influenciadas diretamente pela espessura dessa camada. É possível calcular-se a resistência da camada epitaxial através da equação 4.1 [25]:

$$R_{ep} = \rho_{ep} \frac{L_{ep}}{A} \tag{4.1}$$

Onde:

*R*_{*ep*} é a resistência.

 ρ_{ep} é a resistividade do material.

 L_{ep} é a largura da região epitaxial.

A é a área da região epitaxial.

Parâmetros como: dopagem no substrato, dopagem da camada epitaxial e largura da região epitaxial, são pertinentes ao processo da TSMC e sigilosos. Por consequência disso, as áreas e dimensões dos diodos foram estimadas. Para isso foi-se criado uma estrutura e variada suas dimensões a fim de investigar as características elétricas e
construir o modelamento matemático do dispositivo visando aplicações em alto desempenho e altas frequências.

Com relação ao contato ôhmico, a resistência do contato depende da dopagem do substrato e do metal a ser utilizado neste tipo de contato. Existe uma resistência média é apresentada pelo fabricante para cada tipo de contato. Nesse caso para a tecnologia de trabalho tem-se temos uma resistência de contato aproximada de $61[\Omega]$ por contato [26].

Para esse projeto foram construídas três estruturas Schottky com o número de dedos variados e ambas com anel de guarda. Foram variadas da seguinte forma:

- Diodo Schottky com 5 dedos.
- Diodo Schottky com 9 dedos.
- Diodo Schottky com 17 dedos.

Para as explicações seguintes é valido ressaltar que as figuras usadas para a contextualização visual do leitor não estão em escala.

Na construção das estruturas Schottky pretendida nesta dissertação, foi aplicada uma estrutura de anel. A Figura 14 mostra as medidas utilizadas.



Figura 14 - Vista em Corte do Anel de Guarda Construído com Dopante tipo P+.

Podemos observar que, foram criados dois poços de largura L_{AG} espaçados de uma distancia D_{AG} . A largura dos poços se mantém constante para as três estruturas criadas, entretanto a distância entre eles se modifica de acordo com o número de dedos do diodo Schottky. Após a criação dos poços, um material tipo P+ é colocado dando origem assim, ao anel de guarda. Na Tabela 10bservam-se os valores das dimensões da Figura 14:

Tabela 1- Valores da Dimensão dos Anéis de Guarda Fabricados.

	LAG [um]	DAG [um]
SBD 5 Dedos	5,00E-06	2,43E-05
SBD 9 Dedos	5,00E-06	3,80E-05
SBD 17 Dedos	5,00E-06	6,58E-05

Nas Figura 15 são apresentadas as dimensões: da largura do poço n-well (D_{NW}), distância entre o poço e o anel de guarda (D_{PNW}), largura do poço N+ e (L_N), e a distância entre o poço N+ e a borda do poço n-well (D_{NNW}). É válido ressaltar que a largura do metal 1 é a mesma que a largura do poço N+, logo igual a L_N . E ainda, que a distância da borda do primeiro metal 1 (da esquerda para a direita na Figura 15) contida no poço n-well possui a mesma distância que D_{NNW} . A espessura do óxido de silício é um dado sigiloso do processo de fabricação MOSIS.



Figura 15 - Vista em Corte das Dimensões do Diodo Schottky com o Anel de Guarda.



A Tabela 2 apresenta as dimensões do diodo apresentado na Figura 15:

Tabela 2- Valores Utilizados na Construção dos Diodos de Barreira Schottky I.

	DPNW [um]	LN [um]	DNW [um]	DC [um]	DNNW [um]
SBD 5 Dedos	2,00E-6	2,00E-6	2,00E-5	1,50E-6	2,00E-6
SBD 9 Dedos	2,00E-6	2,00E-6	3,40E-5	1,50E-6	2,00E-6
SBD 17 Dedos	2,00E-6	2,00E-6	6,15E-5	1,50E-6	2,25E-6

A Figura 16, a seguir, ilustra uma vista do plano superior de um dos diodos Schottky fabricados. Na imagem é possível se observar (em verde) uma camada chamada de "*Box (active)*" necessária no *layout* do dispositivo, pois é a maneira em que o software de *layout* entende que existe uma área ativa na região. Entretanto não é uma máscara do processo:







Observamos na imagem acima as cotas de: Distância entre os dedos (DLAM), comprimento horizontal (LNW), distância entre o dedo e a borda do poço n-well (DNNA), distância entre a área ativa e a borda do poço n-well (DLNNW), distância entre os contatos (DLcc), distância entre a área ativa e a borda do poço n-well (DLANW), largura do metal utilizado (WNM), distância vertical entre as duas bordas dos dedos (DENW) e o comprimento vertical e horizontal (respectivamente LM2 e LM1) do terminal de entrada e saída do dispositivo.

	DAM [um]	LNW [um]	DNNA [um]	DNW [um]	DCC [um]
SBD 5 Dedos	1,5E-6	2,5E-5	2,0E-6	3,0E-6	1,5E-6
SBD 9 Dedos	1,5E-6	2,5E-5	2,0E-6	3,0E-6	1,5E-6
SBD 17 Dedos	1,5E-6	2,5E-5	2,0E-6	3,0E-6	1,5E-6
	DANW [um]	WNM [um]	DNF [um]	LM2 [um]	LM1 [um]
SBD 5 Dedos	7,5E-7	2,0E-6	1,6E-5	9,0E-6	7,5E-6
SBD 9 Dedos	7,5E-7	2,0E-6	2,3E-5	1,1E-5	7,5E-6
SBD 17 Dedos	7,5E-7	2,0E-6	5,8E-5	5,1E-5	7,5E-6

Tabela 3 - Valores Utilizados na Construção dos Diodos de Barreira Schottky II.

Na Figura 17, é mostrada as cotas para a colocação do anel de guarda:



Figura 17 – Layout diodo Schottky 5 dedos com Anel de Guarda.

Legenda:



É visto na Figura 17: Distância do poço P até a área ativa (T_C), distância entre o poço N-well e o poço P (T_B), largura do anel de guarda (T_{AG}), tamanho do canto

preenchido com metal 1 sob o poço P (T_A) e a largura da junção entre o metal 1 e metal 2 (T_{MM}). A tabela abaixo apresenta esses valores:

	TA [um]	TB [um]	TC [um]	TMM [um]
SBD 5 Dedos	2,5E-6	2,0E-6	1,0E-6	8,5E-6
SBD 9 Dedos	2,5E-6	2,0E-6	1,0E-6	8,5E-6
SBD 17 Dedos	2,5E-6	2,0E-6	1,0E-6	8,5E-6

Tabela 4 - Valores Utilizados na Construção dos Diodos de Barreira Schottky II.

4.4 Sequência de Mascaras

O grupo de microeletrônica da UNIFEI está incluso no Programa de educação MOSIS (*MOSIS Education Program*). Com essa parceria é possível que alunos da pós graduação encaminhem seus projetos para a fabricação em datas e tecnologia especificadas no calendário da MOSIS. Como resultado da fabricação são enviados 30 estruturas não encapsuladas (chamadas de *dies*) e 5 estruturas com encapsulamento de 40 pinos.

Neste projeto foi utilizado o processo TSMC 0,5µ (C5F) que disponibiliza 11 máscaras para a confecção dos circuitos integrados.

Para a construção do dispositivo de junção metal semicondutor proposta neste trabalho foi feito um estudo das máscaras utilizadas para a fabricação de dispositivos convencionais, tais como: Diodos PN, transistores etc... . Como resultado, foi otimizado tal processo sendo possível a implementação da estrutura Schottky com apenas 7 máscaras.

Na Figura 18 (a) e (b) são apresentadas respectivamente a lâmina de silício do tipo P que é a matéria prima do processo e a mesma com o isolante (Dióxido de Si).



Figura 18 – (a) Lâmina Si tipo P (b) Lâmina Si tipo P com Deposição do Isolante.

O primeiro passo é criar o poço N aplicando-se a máscara Nwell(#42). As dimensões dessa máscara delimitam o tamanho máximo dos dedos do diodo a ser

fabricado. Após a criação do poço é aplicado novamente uma camada de dióxido de silício.



Figura 19 - (a) Poço N no substrato tipo P (b) Recuperação da Camada Isolante.

Em seguida é utilizada a máscara ACTIVE(#43) responsável pela criação dos poços onde são aplicados o material P+, dando origem assim ao anel de guarda. A Figura 20 ilustra esse processo:



Figura 20 - Substrato com a colocação do anel de guarda

No próximo passo é aplicada a máscara NPLUS(#45) utilizada para a criação dos contatos ôhmicos N+ (catodo) do diodo. A quantidade de contatos colocados nesta etapa está diretamente ligada à quantidade de dedos que o diodo possui. Nessa etapa também é aberto um espaço no dióxido onde será criado o anodo. As Figura 21 (*a*) e (*b*) mostram essas etapas:





Figura 21- Abertura do Isolante e Deposição do Dopante N+Gerando o Catodo (b) Abertura do Isolante para a Criação do Anodo.

Para acessar o catodo, anodo e anel de guarda do diodo Schottky é necessário o implante de um material condutor. A máscara METAL1(#49) é aplicada e os poços de dióxido de silício são preenchidos criando assim os contatos. Esse preenchimento é apresentado na figura abaixo:



Figura 22 - Implante dos Contatos com Metal.

Finalizando é utilizada a máscara METAL2(#51) para se acessar o metal 1 e a máscara VIA(#50), para fazer a interconexão entre estas camadas de metais (metal 1 e metal 2).

Em resumo, temos a seguinte seqüência de máscaras acima detalhadas:

- 1. Máscara NWELL (#42)
- 2. Máscara ACTIVE (#43)
- 3. Máscara NPLUS (#45)
- 4. Máscara CONTACT (#25)
- 5. Máscara METAL1 (#49)
- 6. Máscara VIA (#50)
- 7. Máscara METAL2 (#51)

Para uma melhor visualização da sequência de camadas, a *Figura 23* mostra a disposição das mesmas utilizadas na fabricação do dispositivo de barreira Schottky em três dimensões (3D).



Figura 23 - Seqüência de Máscaras de um Diodo Schottky em Tecnologia CMOS Padrão. A sequência de leitura das máscaras é de baixo para cima.

Após apresentadas às dimensões dos diodos fabricados (seção 4.4) e o processo de máscaras necessárias para a sua fabricação, os dispositivos foram enviados para fabricação. Foram fabricados 40 *dies*, sendo 5 encapsulados e 35 sem encapsulamento. Como resultado do trabalho desenvolvido, temos na Figura 24 o *chip* fabricado para validar fabricação.



Figura 24 – Chip desenvolvido no trabalho.

É possível observar-se na Figura 24 que foram distribuídas 9 estruturas ao longo dos 16 mm² de área disponíveis pelo programa MOSIS. São essas estruturas:

1 – Um circuito retificador de meia onda com filtro. Composto por um diodo de barreira Schottky na configuração de dedos (contendo 9 dedos) e um capacitor do tipo PIP (*polly-insulator-polly*) de 50p[F]. Ao medir essa estrutura foi encontrado um erro de projeto que invalida as medidas. Logo, as medidas referentes a essa estrutura não foram utilizada nesta dissertação.

2 – Um capacitor do tipo PIP (*polly-insulator-polly*) com geometria hexagonal de 1p[F]. Essa estrutura foi adicionada afim de, estudar uma geometria alternativa para

capacitores dado que à maioria dos capacitores encontrados na literatura são de formato retangular.

3, 4 e 5 – São respectivamente os didos de barreira Schottky de 5, 9 e 17 dedos.

6 – Capacitor retangular do tipo PIP (*polly-insulator-polly*) de 7p[F]. Construído para comprar o valor de perda por capacitância parasitas dos capacitores.

7 – Transistor CMOS do tipo N. Fabricado para extrair parâmetros do processo CMOS que são de interesse ao grupo de Microeletrônica da UNIFEI. Que não serão feitos ou apresentados neste trabalho.

8 – Transistor CMOS do tipo P. Fabricado para extrair parâmetros do processo CMOS que são de interesse ao grupo de Microeletrônica da UNIFEI. Que não serão feitos ou apresentados neste trabalho.

9 – Capacitores hexagonais associados em paralelo formando uma espécie de colmeia do tipo PIP (*polly-insulator-polly*) de 7p[F]. Essa estrutura foi criada e adicionada ao afim de, comparar o valor resultante da capacitância com o valor encontrado na estrutura 6. Entretanto a ponta de prova do equipamento de medição possui uma capacitância parasita por volta de 2p[F] o que impossibilitou o aprofundamento dos estudos.

É válido ressaltar que foram adicionadas duas estruturas complementares para cada estrutura fabricada (exceto para as estruturas 6, 7 e 8). Essas estruturas complementares são necessárias para aferir medidas de Radiofrequência. Trata-se de duas estruturas idênticas a qual ira ser feita à medida. Entretanto uma na configuração em aberto e outra em curto. Isso é necessário para que possam ser aplicados os descontos no que diz respeito a valores parasitas de capacitância e resistência de trilha e *pad*.

Abaixo são apresentados os *layouts* e as imagens das estruturas alvo desta dissertação em uma imagem ampliada.



(a)



(b)

Figura 25 – (a) Layout do Diodo de Barrira Schottky Configuração com 5 Dedos. (b) Diodo de Barreira Schottky Configuração com 5 Dedos Difundido em Tecnologia CMOS Padrão.







(b)

Figura 26 – (a) Layout do Diodo de Barrira Schottky, Configuração com 9 Dedos. (b) Diodo de Barreira Schottky configuração com 9 Dedos Difundido em Tecnologia CMOS Padrão.



(a)



⁽b)

Figura 27 – (a) Layout do Diodo de Barrira Schottky Configuração com 17 Dedos. (b) Diodo de Barreira Schottky Configuração com 17 Dedos Difundidos em Tecnologia CMOS Padrão.

5. Medidas Elétricas

5.1 Introdução

As medidas elétrica que serão apresentadas foram realizadas medidas no Centro de Componentes de Semicondutores (CCS) na Universidade estadual de Campinas (Unicamp) desfrutando de uma parceria fixada entre as universidades.

Apresentaremos neste capítulo os resultados obtidos da extração da curva característica, medidas de transitório, um modelo equivalente para pequenos sinais e cálculo da eficiência de conversão da potência (PCE). Com base nessas medidas serão vistos os parâmetros fator de idealidade (η), altura da barreira de potencial (ϕ B) e corrente de saturação (Is), que foram extraídos da curva Log(I)xV do diodo. A resistência série (R_S), a queda de tensão direta (V_F) e a densidade de corrente reversa (Jr) do diodo são extraídas da curva IxV. A Capacitância geométrica (G_{gem}), resistência por contato (R_c) e a capacitância por região de esgotamento (C_T) são parâmetros calculados para se construir o modelo equivalente para pequenos sinais.

5.2 Extração dos Parâmetros do Diodo Schottky Utilizando a Curva Característica (IxV).

Da literatura, tem-se que para aferir as medidas de corrente versus tensão de um diodo ideal, onde toda a corrente atravessa a junção, é feito o uso da equação abaixo escrita [27]:

$$I = I_s \left[exp.\left(\frac{v}{v_T}\right) - 1 \right] \tag{5.1}$$

Onde,

Is é a corrente de saturação.

I é a corrente que atravessa a junção.

V é a tensão aplicada os terminais (catodo e anodo) do diodo.

 V_T é a tensão térmica (25,9 mV, para T=300K).

Diodos ideais se diferem dos reais graças a um desvio em seu comportamento. Isso é justificado graça a fenômenos como por que exemplo de tunelamento e injeção de portadores minoritários que contribuem na corrente do diodo [27]. Assim na equação 19 vista anteriormente é necessário a introdução de um fator que corrija esse desvio de comportamento. Podemos expressar tal equação corrigida através da equação [5.2].

$$I = I_{s} \left[\exp\left(\frac{V}{\eta V_{T}}\right) - 1 \right]$$
(5.2)

Onde:

 $\boldsymbol{\eta}$ é o fator de idealidade.

Geralmente, a parte $exp.\left(\frac{V}{\eta.V_T}\right)$ da equação anterior, é muito maior do que 1 (em polarização direta) e assim a equação 20 pode ser reescrita, como:,

$$I = I_{s} \cdot \exp\left(\frac{V}{\eta V_{T}}\right)$$
(5.3)

Através de manipulações matemáticas, podemos obter o fator de idealidade da curva Log(I) versus V com a equação abaixo [27]:

$$\eta = \frac{\frac{d(\log(I))}{d(V)}}{\ln(10).V_{T}}$$
(5.4)

Na equação 22, ln(10). $V_T = 59,4$ mV (dado que $V_T = 25,9$ mV). Assim, podemos obter o fator de idealidade dividindo a inclinação da parte linear da curva Log(I) versus V por 59,4 mV (ou ≈ 60 mV).

Para se obter a corrente de saturação (Is) devemos traçar uma reta tangente à parte linear da curva Log(I) versus V, o ponto onde a reta cruza o eixo vertical fornece o valor de Is. A Figura 28 exemplifica.



Figura 28- Reta Tangente para a Extração de Is na Curva $\log(I)xV$ A altura da barreira de potencial (Φ_B) é obtida através da equação abaixo [27]:

$$\Phi_{\rm B} = -V_{\rm T} \, \ln\left(\frac{I_{\rm s}}{A A^{**} T^2}\right) \tag{5.5}$$

Onde:

A é a área do dispositivo.

A** é a constante de Richardson (=110cm⁻²K⁻²A)[¹⁵]

Podemos calcular a resistência série (R_s) do diodo Schottky através da inclinação ($\Delta V/\Delta I$) da parte linear da curva I versus V, para valor de tensão positivo.

5.3 Medidas da Curva Característica (IxV).

As medidas da curva característica (IxV) e extração de paramentos foram realizados no CCS da Unicamp. Para essas medidas foi utilizado um analisador de parâmetros semicondutores, *Keithey 4200 SCs* [28].

Na Figura 29 é mostrado o esquema, simplificado de ligação:



Figura 29- Esquema, Simplificado, Utilizado para Medidas da Curva IxV e Log(I)xV.

Para fazer o acesso ao anodo e catodo do diodo Schottky foi utilizado um microscópio.

Utilizando-se do esquema de ligação apresentado na Figura 29, foram obtidas as medidas para as curvas IxV (direta e reversa) e log (I)xV. Nessas medidas foram utilizados 20 dos 35 *dies* (fabricados pelo consorcio MOSIS) ou aproximadamente 57% das estruturas não encapsuladas.

Para as medidas foram aplicadas tensões de polarização de -0.5 [V] a +3.3[V], com um passo de 0.05[V] totalizando uma curva IxV e log(I)xV com 76 pontos. Dada essa polarização é possível observar que ocorreu uma polarização reversa (de -0.5[V] a 0[V]) nos dispositivos, onde foi verificado, que todas as amostras apresentaram correntes reversa com ordem de grandeza f[A], podendo assim ser considerada nula. O Essa medida comprova que os dispositivos fabricados não conduzem em polarização reversa para essa ordem de grandeza de tensão.

Após coletados os valores dos 20 *dies* (testados no *Keithley*) foi feito uma média entre os 76 pontos dos 20 *dies* (ponto a ponto), conseguindo assim, uma curva média IxV. As outras formas de onda (log (I)xV e IxV reversa) foram construídas a partir desta curva média calculada.

Abaixo temos os gráficos das curvas média IxV, Log(I) e IxV reversa. Todos os gráficos para o diodo de 5 dedos fabricado foram realizados com os dados gerados através do analisador de parâmetros.



Figura 30 – Curva IxV Média Medida na Estrutura Schottky de 5 dedos.



Figura 31 – Curva IxV Reversa Média Medida na Estrutura Schottky de 5 Dedos.



Figura 32 – Curva Log(I)xV média medida na estrutura Schottky de 5 dedos.

Abaixo temos os gráficos das curvas média IxV, Log(I) e IxV reversa. Todos os gráficos para o diodo de 9 dedos fabricado foram realizados com os dados gerados através do analisador de parâmetros.



Figura 33 – Curva IxV média medida na estrutura Schottky de 9 dedos.



Figura 34 – Curva IxV Reversa Média Medida na Estrutura Schottky de 9 Dedos.



Figura 35 – Curva Log(I)xV Média Medida na Estrutura Schottky de 9 Dedos.

Abaixo temos os gráficos das curvas média IxV, Log(I) e IxV reversa. Todos os gráficos para o diodo de 17 dedos fabricado foram realizados com os dados gerados através do analisador de parâmetros.



Figura 36 – Curva IxV média medida na estrutura Schottky de 17 dedos.



Figura 37 – Curva IxV reversa média medida na estrutura Schottky de 17 dedos.



Figura 38 – Curva Log(I)xV Média Medida na Estrutura Schottky de 17 Dedos.

A Tabela 5 mostra, os parâmetros extraídos das curvas IxV média dos dispositivos fabricados.

Tabela 5- Tabela de Valores Extraídos das Curvas IxV, Log(I)xV e IxV reversa.

	$\operatorname{Rs}(\Omega)$	IS (uA)	$\Phi_{\rm B}$	η	VF (I=6mA) V	Jr (V=-0,5V) (µA /µm2)
SBD 5 Dedos	208	0,04	0,152	1,05	1,82	3,40E-04
SBD 9 Dedos	117	0,7	0,101	1,04	0,96	7,60E-04
SBD 17 Dedos	75	6	0,053	1,01	0,65	1,06E-03

Analisando os valores extraídos das formas de ondas e contidos na Tabela 5, vemos que o valor da resistência interna dos dispositivos (R_s) decresce com o aumento do número de dedos. Em contrapartida a corrente de saturação (I_s) obedece um comportamento inverso. Vemos que os valores de η estão próximos dos valores descritos na teoria.

Para visualizarmos e compararmos graficamente o comportamento das curvas características com polarização direta dos dispositivos fabricados a Figura 39 apresenta uma sobreposição das curvas das três estruturas.



Figura 39 – Curvas IxV Média Medida nas Estruturas Schottky de 5, 9 e 17 Dedos.

É possível observar que há um aumento considerável de corrente resultantes da polarização direta do dispositivo. Isso, devido ao aumento da área, que por consequência, causou uma diminuição da resistência série (Rs) dos dispositivos. Aumentando a área da seção transversal do diodo, também elevamos a capacidade de corrente das estruturas. Podendo assim, atuar em potências relativamente maiores. Em contrapartida a esse aumento da capacidade de corrente temos um aumento físico do dispositivo o que pode ser um problema onde a otimização de área é requisito. Outra solução para elevar a capacidade de corrente do dispositivo seria aumentando a dopagem do material semicondutor tipo N.

Considerando valores menores de tensão de polarização (entre 0 e 0,5[V]) podemos observar que a curva IxV média dos dispositivos, apresentada na Figura 39 e na, aproxima-se ainda mais da curva do diodo de barreira Schottky apresentado na literatura e exemplificado na Figura 10 do capitulo 3.



Figura 40 - Curvas IxV Média Medida com Polarização de 0,5[V] nas Estruturas Schottky de 5, 9 e 17 dedos.

5.4 Medidas de Transitório

Para certificar-nos de que realmente os dispositivos fabricados são capazes de retificar e também aferir as características de comutação, foram feitas medidas de transitório para as três estruturas fabricadas. As medias foram feitas através de um retificador de meia onda como apresentado na Figura 41. Primeiramente foi feito um teste simples onde verificou-se o comportamento de retificação dos dispositivos medindo-se a forma de onda resultante na carga. Com um gerador de sinais Agilent 33120A [29]. Fixou-se uma frequência de 500[Hz], uma tensão de polarização de +2/-2[V] e variou-se a forma de onda da fonte em: senoidal, triangular, quadrada e dente de serra. Em um segundo momento, foi feita uma análise das características de comutação. Para medirmos a forma de onda e o nível de tensão resultante sobre a carga, foi aplicada uma onda quadrada de amplitude +3,3/-3,3[V], sem defasagem, sem *offset* e com seis valores de frequência: 10k[Hz], 100k[Hz], 200k[Hz], 500k[Hz], 800k[Hz] e 1,1M[Hz]. As formas de onda para ambas as medidas foram analisadas com um osciloscópio Tektronics TDS 3012 [30], utilizando-se de uma ponta de prova que atenuou o sinal em 10 vezes.



Figura 41 – Esquemático de Ligação Utilizado para Medidas de Transitório.

Abaixo temos as formas de onda entregue pelo gerador de sinais de Agilent 33120A, utilizadas nesta etapa de medidas.



Figura 42 – Formas de onda Geradas para a Retificação dos Dispositivos: (a) Senoidal, (b) Triangular, (c) Quadrada, (d) Dente de Serra



Abaixo temos a formas de onda retificadas vista sobre uma de $10k[\Omega]$, para o diodo de barreira Schottky de 5 dedos:

Figura 43 – Formas de Onda Retificadas pelo SBD 5 Dedos: (a) Senoidal, (b) Triangular, (c) Quadrada, (d) Dente de Serra.

Abaixo temos a formas de onda retificadas vista sobre uma de $10k[\Omega]$, para o diodo de barreira Schottky de 9 dedos:





Figura 44 - Formas de Onda Retificadas pelo SBD 9 Dedos: (a) Senoidal, (b) Triangular, (c) Quadrada, (d) Dente de Serra.

Abaixo temos a formas de onda retificadas vista sobre uma de $10k[\Omega]$, para o diodo de barreira Schottky de 17 dedos:



Figura 45 - Formas de Onda Retificadas pelo SBD 17 Dedos: (a) Senoidal, (b) Triangular, (c) Quadrada, (d) Dente de Serra.

É possível observar nas figuras (Figura 43, Figura 44 e Figura 45) que a retificação é feita e o nível de tensão medido na carga é dado pelo valor da fonte decrescido da queda de tensão sob o diodo Schottky (aproximadamente 0,3[V]) e as perdas parasitas (geradas pelos cabos e conectores).

Como um segundo passo, abaixo temos as curvas de transitório com frequência de 10k[Hz], 100k[Hz], 200k[Hz], 500k[Hz], 800k[Hz] e 1,1M[Hz] dos diodos Schottky de 5 dedos.









(c)

(d)



Figura 46 – Formas de onda Retificadas pelo SBD de 5 Dedos Medidas sob a Carga de 10k[Ω] nas Frequências de: (a)10k[Hz], (b)100k[Hz,] (c)200k[Hz], (d)500k[Hz],(e)800k[Hz] e(f)1,1M[Hz].

A Tabela 6 mostra os parâmetros extraídos das curvas de transitório dos diodos de 5 dedos.

Tabela 6- Parâmetros Extraídos das Curvas de Transitório do SBD 5 Dedos para as Freqüências de: 10k[Hz], 100K[Hz], 200k[Hz], 500k[Hz], 800k[Hz] e 1,1M[Hz].

SBD 5 Dedos	Queda de tensão direta	Tempo de subida (s)	Tempo de subida % do ciclo	Tempo de descida	Tempo de subida % do ciclo
Freq_10k[Hz]	0,39[V]	3,00E-06	3%	-	< 1%
Freq_100k[Hz]	0,39[V]	1,70E-05	17%	5,00E-07	5%
Freq_200k[Hz]	0,39[V]	1,50E-06	30%	4,00E-07	8%
Freq_500k[Hz]	0,39[V]	-	>80%	-	>10%
Freq_800k[Hz]	0,39[V]	-	>80%	-	>10%
Freq_110k[Hz]	0,32[V]	_	>80%	_	>10%

Os valores das quedas de tensão foram retirados através de uma analise gráfica. Para chegar a ao valor da queda de tensão foi subtraído o valor de pico da tensão medida sob a carga de $10k[\Omega]$ pelo valor de pico da fonte variável (F) colocada na entrada do retificador.

Valores de tempo de subida e descida maiores que 30% do ciclo do sinal não foram calculados (representados da tabela como "-"), pois o comportamento de retificação do dispositivo fica comprometido.

Abaixo temos as curvas de transitório com frequência de 10k[Hz], 100k[Hz], 200k[Hz], 500k[Hz], 800k[Hz] e 1,1M[Hz] dos diodos Schottky de 9 dedos.



Figura 47 – Formas de Onda Retificadas pelo SBD de 9 Dedos Medidas sob a Carga de 10k[Ω] nas Frequências de: (a)10k[Hz], (b)100k[Hz,] (c)200k[Hz], (d)500k[Hz],(e)800k[Hz] e(f)1,1M[Hz].

A Tabela 7 mostra os parâmetros extraídos das curvas de transitório dos diodos de 9 dedos.

SBD 9 Dedos	Queda de tensão direta	Tempo de subida (s)	Tempo de subida % do ciclo	Tempo de descida	Tempo de subida % do ciclo
Freq_10k[Hz]	0,39[V]	2,00E-06	2%	-	< 1%
Freq_100k[Hz]	0,39[V]	1,30E-05	13%	4,50E-07	4,5%
Freq_200k[Hz]	0,39[V]	1,10E-06	22%	3,70E-07	7,4%
Freq_500k[Hz]	0,39[V]	-	>80%	-	>10%
Freq_800k[Hz]	0,39[V]	-	>80%	-	>10%
Freq_110k[Hz]	0,32[V]	-	>80%	-	>10%

Tabela 7 - Parâmetros Extraídos das Curvas de Transitório do SBD 9 Dedos para as Freqüências de: 10k[Hz], 100K[Hz], 200k[Hz], 500k[Hz], 800k[Hz] e 1,1M[Hz].

Os valores das quedas de tensão foram retirados através de uma analise gráfica. Para chegar a ao valor da queda de tensão foi subtraído o valor de pico da tensão medida sob a carga de $10k[\Omega]$ pelo valor de pico da fonte variável (F) colocada na entrada do retificador.

Os valores das quedas de tensão foram retirados através de uma analise gráfica. Para chegar a ao valor da queda de tensão foi subtraído o valor de pico da tensão medida sob a carga de $10k[\Omega]$ pelo valor de pico da fonte variável (F) colocada na entrada do retificador.

Valores de tempo de subida e descida maiores que 30% do ciclo do sinal não foram calculados (representados da tabela como -), pois o comportamento de retificação do dispositivo fica comprometido...

Abaixo temos as curvas de transitório com frequência de 10k[Hz], 100K[Hz], 200k[Hz], 500k[Hz], 800k[Hz] e 1,1M[Hz] dos diodos Schottky de 17 dedos.





Figura 48 – Formas de Onda Retificadas pelo SBD de 17 Dedos Medidas sob a Carga de $10k[\Omega]$ nas Frequências de: (a)10k[Hz], (b)100k[Hz,] (c)200k[Hz], (d)500k[Hz],(e)800k[Hz] e(f)1,1M[Hz].

A Tabela 8 mostra os parâmetros extraídos das curvas de transitório dos diodos de 17 dedos.

SBD 17 Dedos	Queda de tensão direta	Tempo de subida (s)	Tempo de subida % do ciclo	Tempo de descida	Tempo de subida % do ciclo
Freq_10k[Hz]	0,39[V]	1,40E-06	1,4%	-	< 1%
Freq_100k[Hz]	0,39[V]	1,10E-05	11%	4,00E-07	4%
Freq_200k[Hz]	0,39[V]	1,20E-06	19%	3,00E-07	6,0%
Freq_500k[Hz]	0,39[V]	-	>80%	-	>10%
Freq_800k[Hz]	0,39[V]	-	>80%	-	>10%
Freq_110k[Hz]	0,32[V]	-	>80%	-	>10%

Tabela 8 - Parâmetros Extraídos das Curvas de Transitório do SBD 9 Dedos para as Freqüências de: 10k[Hz], 100K[Hz], 200k[Hz], 500k[Hz], 800k[Hz] e 1,1M[Hz].

Os valores das quedas de tensão foram retirados através de uma analise gráfica. Para chegar a ao valor da queda de tensão foi subtraído o valor de pico da tensão medida sob a carga de $10k[\Omega]$ pelo valor de pico da fonte variável (F) colocada na entrada do retificador.

Valores de tempo de subida e descida maiores que 30% do ciclo do sinal não foram calculados (representados da tabela como -), pois o comportamento de retificação do dispositivo fica comprometido.

As curvas de transitório medidas apresentam um grande aumento no tempo de descida dos dispositivos para frequências a partir de 500k[Hz]. Com esse aumento, o tempo de descida dos diodos não é mais desprezível, quando comparado ao período do sinal de entrada. Valores muito altos de tempo de descida tornam o sistema inoperante.

Em outra vertente, além do tempo de descida relativo aos diodos Schottky, é preciso considerar as impedâncias parasitas oriundas dos dispositivos e circuitos utilizados nas medidas. Essas parasitas influenciam nas medidas de forma negativa [31].

Levando em consideração frequências mais baixas os valores do tempo de subida e descida dos dispositivos apresentam valores bem próximos (Figura 46, Figura 47 e Figura 48). É possível concluir, ainda, que com o aumento do número de dedos dos SBD existe uma melhora no tempo de descida (se levarmos em consideração os gráficos de frequência de 200k[Hz]). Os eventuais picos que aparecem nas curvas de transitório são resultantes do circuito ressonante formado pela resistência série do diodo, capacitância da junção e indutância parasita do circuito utilizado para medidas [31].

5.5 Modelo do Diodo Schottky para pequenos sinais

É sabido que a diferença mais importante quando comparamos estruturas Schottky com estruturas PN é o desaparecimento da capacitância de junção, que causa, a eliminação de constante tempo de recuperação de elétrons [32]. Sendo assim, por esse dispositivo ser de portadores majoritários a recombinação é um efeito desprezível no mesmo [32].

A figura abaixo mostra o circuito equivalente para pequenos sinais;



Figura 49- Circuito Equivalente do Diodo Schottky para Pequenos Sinais.

No circuito é possível visualizar a capacitância proveniente da geometria do dispositivo (C_{geom}). A mesma assume valores diferentes para as três estruturas fabricadas dado que, com ou aumento do número de dedos das estruturas Schottky temos um aumento de sua área efetiva. Esses valores podem ser entre 0.1 até 1p [F]. [33].

Existe uma resistência Rd e uma Capacitância CT que são oriundas da região de depleção, respectivamente equacionadas por:

$$r_{d} = \frac{dV}{dI}$$
(5.6)

e

$$C_{\rm T} = A \left[\frac{q \, N_{\rm D} \, \varepsilon_{\rm s}}{2 \, (V_{\rm bi} - V)} \right]^{1/2} \tag{5.7}$$

Em série com os componentes que representam a região de depleção existe uma resistência Rc, que é a resistência dos contatos e da região neutra do semicondutor. Uma impedância parasita Ls é encontrada e terá influência sobre o dispositivo quando operado em altas frequências.

As medidas de longitude, área transversal do dispositivo e resistência de contato já foram apresentadas no capítulo 3.

	CT [F]	Rd [Ω]	Rc [Ω]
SBD 5 Dedos	4,0E-10	208	1,53
SBD 9 Dedos	8,0E-10	117	0,81
SBD 17 Dedos	1,2E-9	75	0,41

Tabela 9- Valores Calculados para o Modelo de Pequenos Sinais.

5.6 Cálculo da Eficiência de conversão de Potência

Como visto em 2.6.1, o cálculo da PCE (Eficiência de conversão de potência) é o parâmetro mais importante quando se necessário aferir a eficiência de um circuito retificador, que é definido como PAVG(carga)/PAVG(total).

Antes de medir estruturas e comparar os resultados com estruturas já existentes é importante criar um método padrão de análise para aferir os resultados e posteriormente compará-los. Pode-se utilizar uma fonte de tensão com forma de onda quadrada que simboliza a tensão variante de entrada. Na extremidade de saída, usamos uma resistência passiva para representar a carga. A Figura 50 representa o esquema de retificador utilizado. É valido ressaltar que os valores de resistência de cabos e conectores não foram descontados.



Figura 50 - Circuito retificador Construído para Aferir a PCE.

Foram aplicadas as três estruturas Schottky fabricadas: uma frequência fixa de 500k[Hz] com tensão de pico de 2[V]. As medidas de tensão resultante sobre a carga de $10K[\Omega]$ foram extraídas conforme indica a Figura 51.


Figura 51 – Forma de Onda Medida na Carga de $10k[\Omega]$ Quando o SBD 5 Dedos Esta Operando.

Para aferir-se a potência média sobre a carga e, a assim, calcular a PCE, foi medida a tensão média sob a carga no período de tempo em que os diodos estavam conduzindo (T2, T4, T6, T8 E T10) e no período de tempo em que estavam em corte (T1, T3, T5, T7 e T9). De posse destes resultados, foi efetuada a média aritmética durante esses intervalos de tempo (separadamente) e depois então a média considerando todos os intervalos de tempo pares (destacados na Figura 51 (a) em azul) e todos Ímpares (destacados na Figura 51 (b) em vermelho). Como resultado, temos a tabela abaixo.

	Vavg(carga)	Vavg(carga)
	Pol_2[V]	Pol2[V]
SBD 5 Dedos	1,6[V]	0,1[V]
SBD 9 Dedos	1,64[V]	0,02[V]
SBD 17 Dedos	1,66[V]	0,02[V]

Tabela 10 - Valores de Tensão Resultantes na Carga de 10k.

O valor da potência média sob a carga $(P_{AVG (carga)})$ foi calculada e apresentada na Tabela 11.

	Pavg(carga)	Pavg(carga)
	Pol_2[V]	Pol2[V]
SBD 5 Dedos	256µ[W]	1μ[W]
SBD 9 Dedos	269µ[W]	40n[W]
SBD 17 Dedos	276µ[W]	40n[W]

Tabela 11 - Valores Calculados para $P_{AVG (carga)}$.

O valor da potência que incide em todo o sistema ($P_{AVG (Total)}$) pode ser calculado pela soma $P_{AVG (carga)} + P_{AVG (diodo)}$. A $P_{AVG (diodo)}$ é calculada através da resistência série do SBD e a queda de tensão sob o mesmo (ambas as medidas aferidas em 4.2).

	Pavg(diodo) Pol_2[V]	Pavg(diodo) Pol -2[V]
SBD 5 Dedos	39,5µ[W]	4,39m[W]
SBD 9 Dedos	86µ[W]	385n[W]
SBD 17 Dedos	1,1m[W]	385n[W]

Tabela 12 - Valores calculados para PAVG (diodo).

De posse dos valores de $P_{AVG(carga)}$ e $P_{AVG(diodo)}$, temos abaixo as tabelas de P_{AVG} (total) e o valor de PCE.

	Pavg(diodo) Pol_2[V]	Pavg(carga) Pol_2[V]	Pavg(Total) Pol_2[V]
SBD 5 Dedos	39,5µ[W]	256µ[W]	295,5µ[W]
SBD 9 Dedos	86µ[W]	269µ[W]	355µ[W]
SBD 17 Dedos	1,1m[W]	276µ[W]	1,376m[W]

Tabela 13 - Valores Calculados para $P_{AVG (Total)}$.

Tabela 14 - Valores Calculados para PCE.

	Pavg(carga) Pol_2[V]	Pavg(Total) Pol_2[V]	PCE	PCE (%)
SBD 5 Dedos	256µ[W]	295,5µ[W]	0,86	86%
SBD 9 Dedos	269µ[W]	355µ[W]	0,76	76%
SBD 17 Dedos	276µ[W]	1,376m[W]	0,2	20%

Outras estruturas de retificação tais como as retiradas do artigo [33], podem ser utilizadas para uma comparação destes resultados de PCE encontrados.

Abaixo temos as estruturas retificadoras comumente utilizadas na retificação de sinais:

- i Ponte retificadora NMOS.
- ii Ponte retificadora NMOS com dois gate MOS cross-connected.
- iii Ponte retificadora PMOS (M=10).
- iv Ponte retificadora PMOS (M=2).
- v Ponte retificadora PMOS com dois gate MOS cross-connected (M=10).
- vi Ponte retificadora PMOS com dois gate MOS cross-connected (M=2).
- vii Ponde retificadora com gate PMOS e NMOS cross-connected.
- viii Retificador NMOS 8 estados charge pump.

Para a tabela comparativa [34] abaixo, temos como referência as estruturas retificadoras citadas anteriormente, entretanto com uma simulação computacional. Não foram consideradas perdas por cabo, conectores e circuitos ressonantes. É necessário ressaltar que a fonte geradora do sinal era igualmente a utilizada em nossas medidas, entretanto a carga utilizada foi de $8k[\Omega]$.

Tabela 4: Valores PCE para diferentes estruturas de retificação [34]:

Tabela 15- Valores PCE para Diferentes Estruturas de Retificação [34].

Potência	i	ii	iii	iv	v	vi	vii	viii	Deste
Consumida	PCE	PCE	Trabalho						
250µ[w]	32,7%	28,4%	35,8%	33,0%	36,0%	42,5%	65,0%	2,0%	83%

É possível observar na Tabela 15, que os valores de PCE para os diodos Schottky fabricados (de 5 e 9 dedos) são bons para esta polarização e carga, quando comparados com outras estruturas com $P_{avg(Total)}$ de aproximadamente 250µW. Já o diodo Schottky de 17 dedos não apresentou um bom comportamento para estes valores de tensão (2V) e resistência de carga (10k Ω). Isso é facilmente observado, pois sua $P_{avg(Total)}$ atingiu um valos superior a 1,3mW. Uma solução seria trabalhar com este dispositivo com resistências de carga menores, a fim de, melhorar sua eficiência e aproveitar a vantagem de sua maior capacidade de corrente se comparado às outras duas estruturas fabricadas.

6. Conclusão

Com base na realidade de que o Grupo de Microeletrônica da UNIFEI têm norteado seus projetos de pesquisa para as áreas de Bio-Telemetria, de Bio-Engenharia e de Bio-Implantes, fica aqui neste trabalho um estudo das máscaras do processo TSMC $0,5\mu$ e implementação de um dispositivo que visa a retificação do sinal que alimentará todo o dispositivo bio-implantado.

O estudo, alteração e otimização no processo de máscaras para a confecção da estrutura de barreira Schottky foi iniciado. Fica então, além da parte literária construída para futuras pesquisas, um detalhamento do processo que pode ser empregado a outras tecnologias CMOS.

Foi observado, a partir da curva característica que o acréscimo de dedos no dispositivo aumenta a inclinação na curva IxV, e portanto uma diminuição na resistência série (R_s) e aumento na corrente de saturação (Is) dos dispositivos. Como mostrado abaixo.

	$Rs(\Omega)$	IS (uA)
SBD 5 Dedos	208	0,04
SBD 9 Dedos	117	0,7
SBD 17 Dedos	75	6

Tabela 16 – Resultados de Resistencia Série e Corrente de Saturação.

As estruturas obtiveram êxito no que diz respeito à retificação. Todos os diodos de barreira Schottky produzidos foram capazes de retificar diferentes formas de onda. Para os resultados do parâmetro PCE, as estruturas Schottky fabricadas apresentaram elevados, como mostrado na tabela abaixo.

Tabela 17 – Resultado de PCE para as Estruturas Fabricadas.

	Pavg(carga) Pol_2[V]	Pavg(Total) Pol_2[V]	PCE (%)
SBD 5 Dedos	128µ[W]	152,71µ[W]	
SBD 9 Dedos	134,48µ[W]	162,1µ[W]	83%
SBD 17 Dedos	137,78µ[W]	164,76μ[W]	

Os resultados menos satisfatórios ficaram por conta da frequência de operação. Os dispositivos não apresentaram um bom comportamento para frequências superiores a 500k[Hz].

7. Trabalhos futuros

Ao finalizar este trabalho ficam propostos alguns pontos que podem ser explorados em pesquisas futuras. Acredita-se que os conhecimentos adquiridos aqui serão base para tais pesquisas e ainda alguns tópicos explorados merecem um aprofundamento. A seguir, uma ideia resumida delas:

- ✓ A integração de circuito retificador de meia onda e/ou onda completa, com o estágio de filtragem e uma carga. Isso se faz necessário para a diminuição de capacitâncias e resistências oriundas de cabos, conectores, *plugs* e outros.
- ✓ O alongamento dos dedos, a fim de, se diminuir a resistência série (R_s). Fazendo assim com que haja uma maior capacidade de corrente e uma maior inclinação na curva característica do diodo.
- A implementação de uma antena (um indutor) em tecnologia CMOS padrão. Assim seria possível se captar a energia elétrica de uma fonte externa e fazer testes mais próximos da realidade. E também um equacionamento mais rigoroso dos casamentos de impedância com a antena.
- Seria interessante o desenvolvimento de um regulador de entrada para limitar o sinal (ainda não retificado) em níveis precisos. Para, posteriormente ser retificado e filtrado.
- Para aplicações que possam envolver variações de temperatura além do limite do corpo humano, as referências de tensão do circuito precisam ser projetadas para que apresente uma maior confiabilidade.

8. Bibliografia

[1] – P. C. Crepaldi; "Um Regulador de Tensão, Baseado na Topologia LDO, para Aplicações em um Bio-Implante.", Unifei, Pag. 1-3 abril 2010.

[2] – Chatterjee, P.K.; Doering, R.R.; "The Future of Microelectronics.", Proceedings of the IEEE. Vol. 86, Issue 1, Page(s):176 – 183, Jan. 1998

[3] - http://www.mosis.com/vendors/view/on-semiconductor/c5

[4] – Landt, J.; "The History of RFID", Potentials, IEEE – Vol. 24, Issue 4, Oct – Nov. Page(s): 1-3.

[5] - Brandl, M.; "Low-Cost Wireless Transponder System for Industrial and Biomedical Applications", Communications and Signal Processing, 2005 Fifth International Conference on 06-09 Dec. 2005 Page(s): 1444-1447.

[6] - Landt, J.; "The History of RFID", Potentials, IEEE – Vol. 24, Issue 4, Oct – Nov. Page(s): 8-11.

[7] – P. C. Crepaldi; "Um Regulador de Tensão, Baseado na Topologia LDO, para Aplicações em um Bio-Implante.", Unifei, Pag. 5-8 abril 2010.

[8] – Won-Ju Yoon, Pusan Nat. Univ., Busan, Sang-Hwa Chung; Seong-Joon Lee; Young-Sik Moon; "Design and Implementation of an Active RFID System for Fast Tag Collection", Aizu-Wakamatsu, Fukushima, Page(s): 961 - 966. 16-19 Oct. 2007

[9] - Osepchuk, J. M. and Petersen, R. C.; "Safety Standards for Exposure to RF Electromagnetic Fields", Microwave Magazine, IEEE - Vol. 2, Issue 2, June 2001 Page(s): 57-69.

[10] - Lazzi, G.; "Thermal Effects of Bioimplants", Engineering in Medicine and Biology Magazine, IEEE – Vol. 24, Issue 5, Sept.-Oct. 2005 Page(s): 75-81.

[11] - Pradier, A. et all; "Rigorous Evaluation of Specific Absorption Rate (SAR) Induced in a Multilayer Biological Structure", Wireless Technology, 2005. The European Conference on 3-4 Oct. 2005 Page(s): 197-200.

[12] – Osepchuk, J. M. and Petersen, R. C.; "Safety Standards for Exposure to RF Electromagnetic Fields", Microwave Magazine, IEEE – Vol.2, Issue 2, June 2001 Page(s): 57-69.

[13] - Sauer, C. et all; "Power Harvesting and Telemetry in CMOS for Implated devices" Circuits and Systems I: Regular Papers, IEEE - Transactions on, Vol. 52, Issue 12, Dec. 2005 Page(s): 2605-2613.

[14] – Udo Karthaus and Martin Fisher.; "Fully Integrated Passive UHF RFID Transponder IC With 16.7uW Minimum RF Input Power", IEEE Journal of Solid-Stat Circuits, Vol. 38, No.10, Oct 2003.

[15] - Yu, H. and Najafi, K.; "Circuitry for a Wireless Microsystem for Neural Recording Microprobes", Engineering in Medicine and Biology Society, 2001.

Proceedings of the 23rd Annual International, Conference of the IEEE – Vol. 1, 25-28 Oct. 2001 Page(s): 761-764 vol. 1.

[16] - Ahmadi, M. and Jullien, G.; " A Full CMOS Voltage Regulating Circuit for Bioimplantable Applications", Circuits and Systems, 2005, 48th Midwest Symposium on 7-10 Aug. 2005 Page(s): 988 – 991 Vol. 2

[17] - <u>http://ece-www.colorado.edu/~bart/book/book/chapter3/ch3_2.htm</u>.

[18] – S. M. Sze: "Physics of Semiconductor Devices", 2nd ed. New York: Wiley, pp. 246- 249 1981.

[19] – Marcio Favoretto, "Deposição e caracterização de filmes finos de W e WSix e estudo da estabilidade térmica do contato Schottky sobre GaAs", Dissertação de Mestrado, Faculdade de engenharia elétrica, Unicamp, 1992.

[20] – Gerold W. Neudeck: "The PN junction diode", 2nd ed., volume II, Addison Wesley Publishing Company, pp. 134-140, 1989.

[21] - S. M. Sze, Physics of Semiconductor Devices, 2nd ed. New York: Wiley, pp. 246-249, 1981.

[22] – Swirhun, S. Sangiorgi, E.; Weeks, A.; Swanson, R.M.; Saraswat, K.C.; Dutton, R.W.; "Latchup free CMOS using guarded Schottky barrier PMOS Electron Devices Meeting, 1984 International, Vol. 30, Page(s) 402 – 405, 1984.

[23] – D.S.Cabral, P.C. Crepldi, L. B. Zoccal, T. C. Pimenta.; "Schottky Barrier Diodes (SBD)

in Standard CMOS Process" Latin Display – UNIFEI, August 2011.

[24] – Zhenhua Chen; "An accurate broadband equivalent circuit model of millimeter wave planar Schottky varistor diodes.", Microwave and Millimeter Wave Technology (ICMMT), 2012 International Conference on. Vol. 1, Page(s): 1 - 4, May 2012.

[25] - S. M. Sze, Physics of Semiconductor Devices, 2nd ed. New York: Wiley, pp. 305, 1981.

[26] - http://www.mosis.com/pages/Technical/Testdata/ami-c5-prm

[27] – Pablo Rodrigo de Souza: "Estudo de Processo de Fabricação de Diodo Schottky de Potência", Dissertação de Mestrado, Faculdade de Engenharia Elétrica, Unicamp, Pag. 1-45, 2003.

[28] - <u>http://www.keithley.com/data?asset=56998</u>

[29] - http://mntl.illinois.edu/equipment/docs/agilent33120auserguide.pdf

[30] -

http://infrared.als.lbl.gov/content/PDF/equipment/Tektronix_TDS3052_manual.p df [31] – Pablo Rodrigo de Souza: "Estudo de Processo de Fabricação de Diodo Schottky de Potência", Dissertação de Mestrado, Faculdade de Engenharia Elétrica, Unicamp, Pag. 46-82, 2003.

[32] – A. Pintar, J. Razinger, "Metalization of power schottky diodes", Vacuum, vol. 40, nº. 1/2 , pp. 205-207, 1990.

[33] – Qiang Li, Yifeng Han, Hao Min, Feng Zhou.; "Fabrication and Modeling of Schottky Diode Integrated in Standard CMOS Process", State Key Lab of ASIC&System, Fudan University, Shang Hai 2000433, sept 2005.

[34] - Zhu, Z. et all.; "Brief Comparison of Different Rectifier Structures for RFID Transponders", Auto-ID Lab, University of Adelaide, North Terrace, Page (s) 1-13, 2004.