

**UNIVERSIDADE FEDERAL DE ITAJUBÁ
PROGRAMA DE PÓS-GRADUAÇÃO EM
ENGENHARIA ELÉTRICA**

LEONARDO LARA TAJIRI

**PROPOSIÇÃO DE UM CONTROLADOR DIGITAL PARA
CONVERSORES BUCK E BOOST USANDO A TEORIA DE
CONJUNTOS APROXIMADOS**

**Dissertação submetida ao programa de Pós-
Graduação em Engenharia Elétrica como parte dos
requisitos para obtenção do título de Mestre em
Engenharia Elétrica**

Área de Concentração: Automação e Sistema Elétricos Industriais

**Orientador: Professor Enio Roberto Ribeiro
Co-orientador: Professor Paulo Cesar Rosa**

**Março de 2009
Itajubá - MG**

LEONARDO LARA TAJIRI

**PROPOSIÇÃO DE UM CONTROLADOR DIGITAL
PARA CONVERSORES BUCK E BOOST USANDO A
TEORIA DE CONJUNTOS APROXIMADOS**

**Itajubá
2009**

Universidade Federal de Itajubá

**Pró-Reitoria de Pesquisa e Pós-Graduação
Mestrado em Engenharia Elétrica**

**PROPOSIÇÃO DE UM CONTROLADOR DIGITAL
PARA CONVERSORES BUCK E BOOST USANDO A
TEORIA DE CONJUNTOS APROXIMADOS**

Dissertação submetida à
Universidade Federal de Itajubá
Como parte dos requisitos necessários para a
obtenção do grau de Mestre em Engenharia Elétrica

LEONARDO LARA TAJIRI

Itajubá, março de 2009

“Àquelas pessoas que lutam por um mundo
melhor, mais limpo, mais justo e pacífico.”
Leonardo Lara Tajiri

Agradecimentos

Agradeço aos professores Enio e Paulo Cesar Rosa pela paciência, dedicação e determinação, que foram cruciais para assegurar a qualidade e êxito do trabalho.

Aos meus pais, Hellen e Yori, que sempre me apoiaram e incentivaram durante os anos de estudo.

À Donna, que soube compreender os momentos de ausência e preocupação.

A meu irmão Marcel, por toda ajuda e cumplicidade ao longo dos anos.

A todos meus familiares, responsáveis pela formação do meu caráter.

Aos meus primos Eric, Patric, Bruno e Gustavo, por sempre me lembrarem da importância de nossas ações para as gerações futuras.

Aos amigos da Universidade Federal de Itajubá pelo companheirismo e confiança.

Aos companheiros da E-MX, Júnior, Sérgio, Bruno, Pedro, Alexandre, Zeus e Fellipe pela amizade sincera.

Aos professores e funcionários da Universidade Federal de Itajubá que contribuíram com o conhecimento e a estrutura para o desenvolvimento das pesquisas.

Aos companheiros da Triboo Montanhismo, Juliano, Orlando, Lu, Jairo, e Guilherme pelos momentos de descontração e pelo respeito à natureza.

Aos colegas da Companhia Fabiano Ivo de Karatê pelas lições de humildade e respeito.

À Zilda por cuidar carinhosamente da dieta dos estudantes.

Resumo da dissertação apresentada à Universidade Federal de Itajubá como parte dos requisitos necessários para a obtenção do grau de Mestre em Engenharia Elétrica.

PROPOSIÇÃO DE UM CONTROLADOR DIGITAL PARA CONVERSORES BUCK E BOOST USANDO A TEORIA DE CONJUNTOS APROXIMADOS

Leonardo Lara Tajiri

Fevereiro de 2009

Orientador: Professor Enio Roberto Ribeiro, Dr.

Co-Orientador: Professor Paulo César Rosa, Dr.

Área de concentração: Automação e Sistemas Elétricos Industriais.

Palavras-chave: Controle digital de conversores, conjuntos aproximados, modelagem de sistemas, conversores Buck e Boost.

Número de páginas: 111

RESUMO:

Este trabalho apresenta o estudo e a proposição de um controlador digital para o conversor Buck utilizando a teoria dos conjuntos aproximados. A teoria dos conjuntos aproximados permite a criação de uma família de regras que sintetiza o conhecimento que se tem de um determinado sistema. Esse conjunto de regras pode ser utilizado para o desenvolvimento de uma estrutura computacional – controlador digital baseado em regras - com um desempenho semelhante ao do sistema de controle original.

A teoria dos conjuntos aproximados é empregada na obtenção de um conjunto de regras capazes de reproduzir o comportamento dos sistemas de controle originalmente utilizados nos conversores estudados. Utiliza-se as regras obtidas para compilar um programa de controle usado para avaliá-las de acordo com os sinais de controle lidos do conversor.

É feita também uma comparação entre diferentes topologias de implementação do modelo do controlador baseado em regras. Essa análise permite observar as diferenças nos resultados provocadas pela alteração dos parâmetros dos modelos. Resultados de simulações e experimentais são apresentados para demonstrar o desempenho do controlador aproximado proposto.

Abstract of dissertation presented to the Federal University of Itajubá as a partial requirement for the degree of Master of Science in Electrical Engineering.

PROPOSITION OF A DIGITAL CONTROLLER FOR BUCK AND BOOST CONVERTERS USING ROUGH SETS THEORY

Leonardo Lara Tajiri

February, 2009

Advisor: Professor Enio Roberto Ribeiro, Dr.

Co-Advisor: Professor Paulo César Rosa, Dr.

Concentration area: Automation and Industrial electrical Systems.

Key words: Digital control, Rough Sets, system modeling, Buck converter, Boost converter.

Number of pages: 111

ABSTRACT:

This work presents a study and a proposition of a digital controller for the Buck converter using the Rough Sets theory. The Rough Sets theory allows the creation of a family of rules that synthesizes the knowledge about a system. This set of rules can be used to assemble a computing structure that has a similar performance compared to the original system.

The Rough Sets theory is used to obtain a set of rules able to reproduce the behavior of the control system originally used in the studied converters. A digital controller software is build from the obtained rule set. This software is used to evaluate the rules according to the control signal read from the converter.

It's also presented a comparison between different topologies for the rule based controller model. This analysis allows noticing the differences in the final results promoted by changing the models' parameters. It was shown that the choice of the controller's input variables can change the model's behavior. Simulations and experimental results are presented to demonstrate the proposed rough controller's performance.

SUMÁRIO

1	Introdução	1
1.1	Definição do problema	2
1.2	Motivação do trabalho	3
1.3	Organização da dissertação	4
2	Conversor Buck	5
2.1	Introdução	5
2.2	Princípio de funcionamento	5
2.3	Modelagem do conversor Buck	7
2.3.1	Malha de controle da tensão do conversor Buck	10
2.4	Conclusão	11
3	A teoria dos conjuntos aproximados	12
3.1	Introdução	12
3.2	A teoria dos conjuntos aproximados	12
3.2.1	Relações de equivalência	13
3.2.2	O conhecimento	14
3.2.3	Representação de conjuntos aproximados	15
3.2.4	Redutos	16
3.2.5	Tabelas de decisão	18
3.2.6	Comparação com lógica <i>Fuzzy</i>	20
3.2.7	Auxílio computacional	22
3.3	Conclusão	23
4	Desenvolvimento de um controlador aproxima- do para um conversor buck.....	24
4.1	Introdução	24
4.2	Projeto do conversor Buck	24
4.3	Projeto de um conversor Buck de 5V e 10W	27
4.4	Projeto físico do indutor	29
4.4.1	Cálculo do enrolamento	30
4.4.2	Cálculo do núcleo	32
4.5	Projeto do compensador PID	33
4.6	Obtenção do modelo aproximado do compensador PID	40
4.6.1	Simulação do modelo obtido	42
4.7	Construção do protótipo do conversor Buck	44
4.7.1	Circuito de realimentação	45
4.7.2	Circuito de controle	47
4.8	Implementação do algoritmo de controle	48
4.9	Resultados experimentais	53

4.10	Modelagem do compensador PID usando dy	61
4.11	Modelagem do compensador PID usando erro, δ erro e dy	65
4.11.1	Ajuste do compensador PID aproximado.....	66
4.12	Conclusão	69
5	Conversor Boost	70
5.1	Introdução.....	70
5.2	O conversor Boost	70
5.3	Modelagem do conversor Boost.....	72
5.4	Conclusão	74
6	Desenvolvimento de um controlador aproxi-mado para um conversor boost.....	75
6.1	Introdução.....	75
6.2	Projeto do conversor Boost	75
6.3	Projeto do compensador <i>Fuzzy</i>	76
6.4	Obtenção do modelo aproximado do compensador <i>Fuzzy</i>	79
6.4.1	Simulação do modelo obtido	80
6.5	Conclusão	82
7	Conclusão geral	84
	Apêndice A.....	86
	Apêndice B	89
	B.1. Modelo do sistema de controle usado nas simulações do conversor Buck usando o Simulink (capítulo 4).....	89
	B.2. Circuito do conversor Buck preparado para comutação de carga (capítulo 4).....	89
	B.3. Modelo do bloco PWM usado nos conversores Buck e Boost (capítulo 4 e capítulo 6)..	90
	B.4. Sistema utilizado para determinação da variação do erro, δ erro (capítulo 4 e capítulo 6)	90
	B.5. Modelo do sistema de controle usado nas simulações do conversor Boost (capítulo 6)..	90
	B.6. Circuito do conversor Boost preparado para o ensaio de comutação de carga (capítulo 6)	91
	Apêndice C	92
	C.1. Ligações do microcontrolador MC68HC908QT2.....	92
	C.2. Circuitos do conversor e <i>driver</i> do MOSFET	92
	Apêndice D.....	93

Anexo 1 - Tabela AWG/mm	108
Referências Bibliográficas.....	109

SIMBOLOGIA

Símbolo	Significado	Unidade
V_{in}	Tensão de entrada do conversor	V
V_{out}	Tensão de saída do conversor	V
ΔV_{out}	Variação na tensão de saída do conversor	V
I_{out}	Corrente de saída do conversor	A
G	Fonte responsável pelo fornecimento da tensão V _{cc}	V
f_s	Frequência de comutação da chave semicondutora	Hz
T	Período do ciclo de condução da chave. Inverso da frequência de comutação	s
T_{on}	Tempo de condução da chave	s
T_{off}	Tempo em que a chave permanece aberta	s
L	Indutância do filtro de saída do conversor	H
C	Capacitância do filtro de saída do conversor	F
R	Carga do conversor	Ω
D	Razão cíclica do conversor.	
Q	Fator de qualidade do filtro de saída do conversor	
I_L	Corrente no indutor	A
ΔI_{Lon}	Variação na corrente do indutor durante o período de condução de chave	A
ΔI_{Loff}	Variação na corrente do indutor durante o período de não condução de chave	A
ΔI_L	Variação total da corrente no indutor	A
I_{L_med}	Corrente média pelo indutor	A
V_L	Tensão no indutor	V
G_{VD}	Modelo dinâmico da contribuição da razão cíclica D na saída do conversor	
G_{VG}	Modelo dinâmico da contribuição da tensão de entrada V _{cc} produzida pela fonte G na tensão de saída do conversor	
ω₁	Frequência de avaliação do comportamento do compensador calculado	Rad/s
ω_n	Frequência de ressonância de um sistema dinâmico	Rad/s

ξ	Coeficiente de amortecimento do sistema dinâmico	
M_p	Magnitude da planta em uma determinada frequência	
θ_p	Fase da planta em uma determinada frequência	(°) graus
K_p	Ganho da parcela proporcional de um controlador PID	
K_i	Ganho da parcela integral de um controlador PID	
K_d	Ganho da parcela derivativa de um controlador PID	
erro	Diferença entre o valor de saída e a entrada de referência de um sistema de controle	
erro_1	Erro calculado no ciclo anterior do sistema de controle	
δerro	Diferença entre o valor dos erros atual e anterior do sistema de controle	
y	Saída do compensador utilizada para controlar a planta	
y_1	Saída do compensador no ciclo de varredura imediatamente anterior	
dy	Incremento a ser somado à saída y anterior a fim de alterar seu valor, conforme os cálculos executados pelo controlador	
A_{skin}	Área correspondente ao efeito pelicular em um condutor	cm²
I_{max}	Máxima corrente por um determinado condutor	A
I_{eficaz}	Corrente eficaz que passa por um condutor	A
J_{max}	Máxima densidade de corrente em um condutor	A/cm²
A_e	Área da perna central de um núcleo do tipo E	cm²
A_w	Área da janela em um núcleo do tipo E	cm²
B_{max}	Densidade de fluxo eletromagnético máxima por um determinado meio	T
N	Número de espiras do indutor	
V_{out_in}	Amostra da tensão de saída do conversor utilizada para realimentação da malha de controle	V
Ref_in	Entrada analógica utilizada para depuração do protótipo construído	V
RS	Abreviação de <i>Rough Sets</i>	

1 INTRODUÇÃO

A conversão de energia é uma prática usual na maioria das aplicações industriais e do cotidiano. É comum que equipamentos eletroeletrônicos tenham um circuito de menor potência, normalmente dedicado ao controle do aparelho, e um módulo de maior potência responsável pelas funcionalidades do equipamento. Faz-se então necessário o uso de dispositivos capazes de fornecer, a cada circuito, a potência adequada ao seu funcionamento.

Existem circuitos lineares simples capazes de executar a regulação da alimentação de uma carga. O inconveniente desse tipo de dispositivo é sua baixa eficiência causada pela alta dissipação de potência que possuem. Uma outra linhagem de circuitos se dedica a regular a alimentação da carga por meio do fornecimento de pequenos pacotes de energia da fonte, o qual é chamado de conversor estático de potência.

Conversores estáticos são circuitos eletrônicos desenvolvidos para regular a quantidade de potência fornecida a uma carga [1], [2], [3]. Em um conversor, a energia da fonte de alimentação é transferida para elementos eletrônicos não dissipativos, como indutores e capacitores, para em seguida ser disponibilizada à carga de acordo com a necessidade da mesma. O controle do fluxo de potência é feito por componentes semicondutores de potência (diodos, MOSFETs, IGBTs, etc). Por utilizarem elementos passivos não dissipativos e dispositivos semicondutores, a dissipação de potência em conversores estáticos é baixa, fazendo com que alcancem rendimentos superiores a 80%.

Para que a saída dos conversores de potência seja adequada à aplicação a que foram destinados, é necessária a utilização de uma estratégia de controle. Em um circuito de controle é feita a comparação entre o valor de saída atual do conversor e o valor de saída desejado, chamado de valor de referência. Em função do erro entre a saída e a referência são tomadas atitudes a fim de zerar essa diferença.

Os primeiros controladores a serem utilizados foram circuitos analógicos que se utilizavam de amplificadores operacionais para calcular a maneira adequada de se atuar no sistema controlado. São circuitos conhecidos e de baixo custo de implementação. Apesar de terem se mostrado eficientes no controle de diversas plantas, os controladores analógicos possuem algumas deficiências: são sensíveis a condições climáticas como temperatura e umidade; sendo também pouco práticos em termos de alterações de parâmetros. Assim que os sistemas de processamento digital ganharam popularidade, foram sendo desenvolvidas novas aplicações para os mesmos. Nesse período surgiram os controladores digitais. Os

controladores digitais são compostos por unidades de processamento digital que efetuam operações lógicas e matemáticas para executarem o controle. Por se tratarem de algoritmos construídos em sistemas digitais, esses controladores estão menos sujeitos aos fatores que causavam problemas aos controladores analógicos.

Este trabalho se propõe a utilizar a teoria dos conjuntos aproximados, uma poderosa ferramenta matemática, de forma exclusiva, para a construção de controladores digitais a serem utilizados com conversores Buck e Boost.

1.1 Definição do problema

Na maioria das aplicações, os conversores de potência são supervisionados por circuitos de controle, que têm a função de ajustar o ponto de operação do conversor a fim de que este forneça à carga a potência desejada. Os circuitos de controle são projetados a partir das características dinâmicas do conversor e dos valores desejados em sua saída. Os primeiros sistemas de controle desenvolvidos operavam de forma analógica e eram montados a partir de circuitos eletrônicos discretos, como amplificadores operacionais e filtros. Com o desenvolvimento da tecnologia e dos sistemas computacionais, os mesmos controladores analógicos passaram a ser implementados de forma digital, utilizando técnicas de amostragem e discretização de modelos contínuos [4], [5].

Nas últimas décadas, desenvolveu-se um novo conjunto de teorias relacionadas à representação do conhecimento, chamado de inteligência artificial. Por serem formas de representação do conhecimento, as estruturas de inteligência artificial podem ser empregadas na sintetização do conhecimento existente nos controladores analógicos ou digitais utilizados até então. Como resultado disso, as técnicas de inteligência artificial tem sido empregadas com sucesso no controle de conversores estáticos [6].

Existe uma grande variedade de técnicas de controle atualmente utilizadas em conversores CC-CC. Os controladores analógicos têm a vantagem de serem implementados a partir de circuitos analógicos de baixo custo. Todavia, são de difícil modificação e atualização e sofrem com a interferência de parâmetros ambientais, como umidade e temperatura. As principais vantagens dos controladores digitais são justamente sua imunidade a variações climáticas e a facilidade de ajuste em seus parâmetros. As duas soluções, entretanto, requerem que se faça o levantamento do modelo dinâmico do conversor a ser controlado.

Mesmo que a maioria das topologias de conversores tenha seu modelo dinâmico de funcionamento bem definido, a dedução das expressões de funcionamento dos conversores não é uma tarefa trivial. As técnicas de inteligência artificial analisam os problemas de controle por esse ponto. Em geral, os controladores desenvolvidos utilizando-se recursos de inteligência artificial não necessitam de um modelo matemático exato do comportamento dinâmico do sistema. O controle é feito com base em um comportamento desejável do conversor, tornando o ajuste do compensador mais intuitivo. O preço que se paga por um nível de abstração maior na implementação do controlador é a necessidade de um processamento matemático maior, requerido para a construção da maioria dos algoritmos de controle baseados em inteligência artificial.

As técnicas de controle digital utilizadas na implementação de conversores estáticos fazem uso de recursos matemáticos que têm um alto custo computacional, como estruturas de multiplicação e acumulação, aritmética com números fracionários, divisão ou potenciação. Esse ferramental matemático, se implementado em processadores com poucos recursos, resulta em um prejuízo no desempenho do sistema como um todo, em função do tempo excessivo gasto nos cálculos. Resulta desse fato, que grande parte dos algoritmos de controle de conversores estáticos são programados em controladores de alto desempenho ou em controladores digitais de sinais, DSPs.

1.2 Motivação do trabalho

Os aspectos mencionados nas seções anteriores são os fatos que incentivaram este trabalho. A presente pesquisa tem como foco o estudo de uma nova abordagem de controle aplicada ao conversor CC-CC Buck. Adicionalmente essa abordagem também será aplicada ao conversor elevador Boost.

A teoria dos conjuntos aproximados é uma técnica de inteligência artificial que se utiliza da teoria de conjuntos e de relações de equivalência para estabelecer um modelo aproximado do comportamento de um determinado sistema [7].

A forma de representação do conhecimento empregada pela teoria dos conjuntos aproximados subdivide o conjunto de possíveis estados do conversor em um número finito de partições. A atuação no ajuste dos parâmetros do conversor a fim de estabilizar sua saída se dá por meio da escolha de qual partição melhor representa a condição atual do sistema [8]. Desta maneira os cálculos matemáticos são reduzidos de forma significativa.

Essa ferramenta já tem sido aplicada em algumas áreas do conhecimento humano e vem se aproximando da engenharia elétrica. Essa teoria, como única ferramenta de controle, foi ainda pouco explorada em aplicações envolvendo sistemas dinâmicos contínuos.

Demonstra-se nesse trabalho que é possível utilizar a teoria dos conjuntos aproximados para modelar o sistema de controle de conversores Buck e Boost. A partir do modelo criado são feitos ensaios em um protótipo desenvolvido utilizando um microcontrolador de 8 bits a fim de comprovar a viabilidade do sistema de controle proposto e a possibilidade de implementá-lo em um microcontrolador com poucos recursos e de baixo custo unitário.

1.3 Organização da dissertação

O capítulo 2 apresenta uma revisão do conversor Buck. Abordam-se aspectos de seu modelo dinâmico e a estratégia de controle nele aplicada.

No capítulo 3 são desenvolvidos os fundamentos teóricos da teoria dos conjuntos aproximados e da modelagem de sistemas dinâmicos usando esse recurso.

O projeto de um conversor Buck e de um compensador PID para controlá-lo é abordado no capítulo 4. Apresenta-se também a modelagem do compensador PID proposto a partir da teoria dos conjuntos aproximados.

O capítulo 5 trata do conversor Boost e de seu equacionamento. O projeto de um conversor Boost e o desenvolvimento de um controlador *Fuzzy* para efetuar sua compensação são apresentados no capítulo 6. Utiliza-se o controlador *Fuzzy* desenvolvido para a criação de um modelo aproximado de controlador para o conversor projetado.

No capítulo 7 são discutidos os resultados obtidos e apresentadas as conclusões do estudo desenvolvido.

2 CONVERSOR BUCK

2.1 Introdução

Nesse capítulo serão abordados os princípios fundamentais do conversor Buck. O funcionamento do conversor foi dividido em etapas. Cada etapa representa um estágio no processo de conversão da energia e será estudada separadamente.

Serão apresentados os modelos e as equações dinâmicas empregadas na representação do comportamento do conversor. Esse estudo tem como objetivo esclarecer conceitos importantes para a compreensão do conversor Buck e contextualizá-lo como o sistema dinâmico a ser controlado pelo compensador construído a partir da teoria dos conjuntos aproximados.

2.2 Princípio de funcionamento

Um conversor Buck é um circuito eletrônico desenvolvido para reduzir a tensão de alimentação fornecida à carga a partir de uma fonte externa. Em um conversor Buck a tensão aplicada à carga é sempre menor que a tensão de alimentação do conversor e não há inversão de polaridade. A dosagem da quantidade de energia é feita por um interruptor que controla a aplicação da tensão de entrada a um filtro de saída. Um modelo simplificado de um conversor Buck é apresentado na Figura 1. O circuito é composto pelo capacitor C, responsável pela filtragem da tensão de saída, pelo indutor L, que promove o alisamento da corrente fornecida à carga, pelo diodo semicondutor D1, pela chave S, pela fonte G e pela carga R.




Figura 1 : Esquema elétrico simplificado de um conversor Buck.

Nota-se pela Figura 1 que a corrente aplicada à carga pode ser controlada por meio da abertura/fechamento da chave S. Quando a chave se encontra fechada, a fonte G fornece potência para a carga. Com a chave aberta não há mais transferência de energia entre G e a carga. Alterando-se o período de condução da chave S é possível controlar a tensão média na carga. Sem os componentes L e C essa tensão apresentaria perfil retangular, que não é desejável na maioria dos casos. A inclusão dos componentes passivos incorpora um filtro ao circuito. Com o dimensionamento adequado, esse filtro permite que a variação da tensão na carga esteja dentro de limites aceitáveis.

As figuras 2 e 3 apresentam as duas etapas do funcionamento do conversor Buck em modo de condução contínua. Na Figura 2 é mostrado o comportamento do circuito quando a chave se encontra fechada e a fonte fornece energia ao sistema.




Figura 2 : Caminho de condução da corrente elétrica com a chave S fechada.

Uma vez fechada a chave S, a corrente I_L parte da fonte G, passa por S, circula pelo indutor L, e se divide entre o capacitor C e a carga R, fazendo com que a variação de tensão V_{out} seja positiva. O diodo D1 encontra-se reversamente polarizado e não conduz durante essa etapa. Enquanto a chave permanecer fechada, a corrente I_C carrega o capacitor C, fazendo a tensão V_{out} aumentar gradativamente. O valor máximo que V_{out} pode assumir é o próprio valor da fonte G, V_{cc} .

A Figura 3 mostra a fase seguinte, quando a chave se abre e a energia armazenada em L e em C se dissipa na carga R.




Figura 3 : Caminho de condução da corrente elétrica com a chave S aberta.

Assim que a chave S se abre, a fonte interrompe o fornecimento de energia ao circuito. O indutor L inverte a polaridade da tensão em seus terminais a fim de entregar ao circuito a energia acumulada na etapa anterior e manter a corrente I_L circulando. A inversão da polaridade de V_L promove a entrada em condução do diodo D1. A corrente I_C no capacitor também inverte seu sentido quando esse passa também a fornecer energia à carga, mantendo a polaridade da tensão V_{out} inalterada. Enquanto a chave permanecer aberta, as correntes I_L e I_C perdem intensidade, o que ocasiona a redução da tensão de saída V_{out} . Na próxima etapa, a chave volta a entrar em condução, reiniciando o ciclo. Com essa breve análise é possível perceber que o conversor Buck controla a tensão média sobre a carga através da dosagem da energia fornecida ao circuito.

O efeito do chaveamento pode ser observado pela ocorrência de pequenas oscilações na tensão de saída. A velocidade de comutação de S e o filtro composto por L e C interferem diretamente na amplitude dessa variação e, desta maneira, no *ripple* da tensão de saída fornecida pelo conversor.

2.3 Modelagem do conversor Buck

A técnica da utilização de pulsos com duração variável para a variação de uma determinada grandeza é conhecida como modulação em largura de pulso, ou PWM (*Pulse Width Modulation*). Da forma como o conversor Buck foi apresentado, nota-se que, uma vez ajustado o ciclo de trabalho da chave S, o sistema deve manter o valor da tensão de saída estável. Entretanto, essa é uma abordagem bastante simplificada do problema. Normalmente, o conversor estará sujeito a distúrbios na tensão de entrada e na carga. Se o acionamento da chave S for mantido constante, um aumento na tensão da fonte G provoca um aumento na tensão saída, uma vez que será fornecida uma quantidade de energia maior a cada ciclo. De

forma análoga, se a resistência da carga R aumentar, a tensão V_{out} também tenderá a subir, visto que foi reduzido o consumo de energia. Deste modo, um modelo mais completo do conversor deve levar, também, em consideração as influências de variações na tensão da fonte G e a carga. A Figura 4 mostra o modelo do conversor com a inclusão dos efeitos das perturbações na carga e na tensão de entrada.




Figura 4 : Modelo do efeito das perturbações de um conversor Buck

Na Figura 4, o efeito da chave S é representado pelo bloco PWM. Nota-se que este atua diretamente no bloco seguinte, G_D , que representa o modelo de resposta do conversor aos pulsos aplicados. Os blocos G_G e R representam respectivamente os modelos da contribuição da tensão de entrada e da impedância de saída para a tensão V_{out} . A cada um dos três blocos ligados ao somador está associada uma variação da grandeza modelada. ΔD representa uma variação do ciclo de trabalho (*duty cycle*), ΔG representa a variação da tensão de entrada G e ΔR está relacionado à variação na carga.

Uma abordagem completa da modelagem do conversor e seu equacionamento são apresentados em [1]. São definidas duas funções de transferência, $G_{VD}(s)$, que relaciona o ciclo de trabalho com a tensão de saída e $G_{VG}(s)$, que relaciona a tensão de entrada com a tensão de saída. Define-se também o fator de qualidade Q do conversor, que mede a dissipação de energia do sistema e os ganhos G_{G0} e G_{D0} das funções de transferência G_G e G_D respectivamente. As expressões (1), (2), (3) e (4) apresentam as definições dos parâmetros do conversor.

$$\omega_n = \frac{1}{\sqrt{L.C}} \quad (1)$$

$$Q = R \sqrt{\frac{C}{L}} \quad (2)$$

$$G_{G0} = D \quad (3)$$

$$G_{D0} = \frac{V_{out}}{D} \quad (4)$$

As equações (5) e (6) traduzem a representação matemática para os blocos apresentados na Figura 4.

$$G_{VD}(s) = G_D = G_{D0} \frac{1}{1 + \frac{s}{Q \cdot \omega_n} + \left(\frac{s}{\omega_n}\right)^2} \quad (5)$$

$$G_{VG}(s) = G_G(s) = G_{G0} \frac{1}{1 + \frac{s}{Q \cdot \omega_n} + \left(\frac{s}{\omega_n}\right)^2} \quad (6)$$

Diante dessas equações, nota-se que o estabelecimento e manutenção de um determinado nível de tensão de saída é uma tarefa complexa. A tensão de saída sofre influência da tensão de alimentação fornecida pela fonte G, do ciclo de trabalho D aplicado à chave S e a variações na carga. Dentre esses fatores, a única atitude de controle disponível é a variação da largura do pulso aplicado à chave S, uma vez que a fonte G e a carga R não podem ser alteradas pelo controle. Torna-se necessário então a utilização de um compensador para garantir que o sistema se mantenha operante diante de determinados níveis de perturbação. Na Figura 5 foi incluído um bloco de controle e um sistema de realimentação ao modelo apresentado na Figura 4.




Figura 5 : Sistema de controle com realimentação negativa.

O bloco H representa a utilização de um dispositivo sensor para amostrar a tensão de saída e compará-la com uma referência de entrada, dada por Ref. Calcula-se o erro do sistema pela subtração entre a referência e o valor de saída. Essa diferença é aplicada ao controlador C, que tem a tarefa de atuar em sua saída com o objetivo de zerar o sinal de erro. O cálculo do controlador está relacionado tanto aos requisitos dinâmicos do sistema quanto aos parâmetros elétricos do conversor.

2.3.1 Malha de controle da tensão do conversor Buck

O compensador é um bloco independente do conversor em si. Ele é necessário para que perturbações na carga ou na tensão de entrada não alterem a tensão de saída, porém não faz parte do circuito do conversor. A partir de uma referência de entrada e de uma amostra da tensão de saída o controlador tenta zerar o erro entre elas atuando no circuito do conversor. O método clássico para isso consiste na determinação da função de transferência da planta a ser controlada, na análise dos requisitos do sistema e por fim na obtenção de uma função de transferência capaz de atender às condições impostas. Existe uma grande variedade de estratégias de controle clássico e procedimentos de cálculo para compensadores, a saber: Avanço de fase, Atraso de fase, PID (Proporcional, Integral e Derivativo), Controle Ótimo, Lugar das Raízes e Alocação de Pólos [4]. Além dos métodos analógicos contínuos, baseados nas teorias de controle clássico, pode-se usar também controladores digitais construídos a

partir de modelos discretos da planta ou de controladores convencionais [4], [5], [9], ou ainda aplicar conceitos de inteligência artificial, como lógica *Fuzzy* ou redes neurais artificiais [6] para construção do regulador. O método a ser utilizado depende da complexidade do sistema e de suas condições de operação.

Neste trabalho optou-se pela utilização de um regulador PID para controlar a tensão de saída do conversor Buck. Três fatores foram decisivos para a escolha do compensador PID: trata-se de um sistema conhecido e bem documentado; é de fácil implementação, tanto em malhas de controle analógicas como em controladores digitais; é amplamente utilizado em plantas industriais.

2.4 Conclusão

Esse capítulo apresentou os aspectos fundamentais do circuito do conversor Buck. Foram detalhadas as etapas de funcionamento do circuito do conversor e os componentes eletrônicos nele utilizados.

Apresentaram-se as equações dinâmicas contínuas usadas para modelar o comportamento do conversor. Observou-se a importância da aplicação de um controlador a fim de manter a tensão de saída estável diante de mudanças sofridas pela planta.

3 A TEORIA DOS CONJUNTOS APROXIMADOS

3.1 Introdução

Neste capítulo será estudada a teoria dos conjuntos aproximados. Será apresentada a base conceitual que caracteriza a teoria e, a partir dos fundamentos apresentados, serão analisadas propriedades importantes para a construção do controlador a ser proposto.

Em função da similaridade entre os conjuntos aproximados e os conjuntos *Fuzzy*, apresenta-se também uma comparação entre as duas abordagens. Adicionalmente, apresentar-se-á a ferramenta computacional ROSETTA, utilizada na análise de dados quando do uso da teoria dos conjuntos aproximados.

3.2 A teoria dos conjuntos aproximados

A teoria dos conjuntos aproximados, *Rough Sets Theory* (RS), defende que o conhecimento a respeito de um determinado assunto está na capacidade de classificação de informações relacionadas a esse tema [7]. A inteligência de um sistema construído a partir da teoria de conjuntos aproximados está em sua capacidade de classificar as situações a que é submetido para tomada das decisões apropriadas. A granulação ou classificação do conhecimento é obtida através do estabelecimento de relações entre as informações disponíveis a respeito do objeto do estudo. O sucesso na elaboração de conexões entre as informações sobre um assunto indica que conseguiu-se extrair o conhecimento disponível nos dados fornecidos.

A estruturação de um conjunto de informações por meio da teoria dos conjuntos aproximados permite que não apenas os fatos presentes em informações completas contribuam para o enriquecimento do conhecimento sobre o assunto, mas que também sejam extraídas pequenas parcelas de conhecimento contidas em informações incompletas. A granulação do conhecimento possibilita que se aproveite o conhecimento presente em qualquer parcela de informação. Essa é uma característica desejável especialmente em casos onde as informações disponíveis sobre um determinado assunto são incompletas ou não representam a totalidade de situações possíveis.

3.2.1 Relações de equivalência

Os fundamentos matemáticos utilizados na formalização dos conceitos envolvidos na granulação do conhecimento são baseados na teoria de conjuntos e em relações de equivalência. Entende-se por relações de equivalência como relações binárias entre elementos de um conjunto. Dados o conjunto U e seus elementos a , b e c , uma relação de equivalência “ R ” deve ser simétrica (7), reflexiva (8) e transitiva (9).

$$\text{Se } (a R b) \text{ então } (b R a) \quad (7)$$

$$(a R a) \quad (8)$$

$$\text{Se } (a R b) \text{ e } (b R c) \text{ então } (a R c) \quad (9)$$

As relações de equivalências utilizadas na teoria de conjuntos aproximados particionam um determinado conjunto em subconjuntos menores. Tais subconjuntos são chamados de classes de equivalência e são denotados por $[x]_R$. $[x]_R$ representa uma categoria estabelecida pela relação R que contém o elemento x . De acordo com relação R , todos elementos de uma dada classe de equivalência são equivalentes entre si e não são equivalentes a elementos de outras classes. Uma representação gráfica desse conceito é mostrada na Figura 6.




Figura 6 : Representação de um conjunto dividido em classes de equivalência.

Em termos matemáticos, a Figura 6 pode ser descrita como o estabelecimento de uma relação R sobre um conjunto universo U onde R particionou o conjunto U em 5 classes de equivalência, $[a_1]R, [a_2]R, \dots, [a_5]R$ com interseção nula entre si (10). O conjunto de todas as classes de equivalência de R em U é denotado U/R .

$$[a_m]R \cap [a_n]R = \emptyset \quad \text{para } m \neq n \quad (10)$$

Os elementos de uma classe $[a_n]R$ são indiscerníveis entre si para a relação R . Isso significa que, em R , todos os elementos de $[a_n]R$ representam o mesmo conhecimento sobre o conjunto U [10].

No Apêndice A são apresentados, com o devido formalismo matemático, os conceitos envolvidos na teoria de conjuntos e relações.

3.2.2 O conhecimento

Chama-se base de conhecimento a uma família \mathbf{R} de relações de equivalência U/R_n aplicadas ao conjunto U , como mostrado em (11), denotado $K=(U,\mathbf{R})$. Cada relação U/R_n particiona o conjunto U em uma determinada quantidade de classes de equivalência e representa uma parcela do conhecimento contido em K .

A base de conhecimento K sobre o conjunto U depende da família de relações de equivalência \mathbf{R} utilizada na classificação dos subconjuntos de U . Mesmo que os elementos de U sofram algum tipo de alteração o conhecimento associado ao conjunto se manterá inalterado se \mathbf{R} se mantiver inalterada.

A interseção entre todas as classes de equivalência pertencentes a \mathbf{R} também é uma relação de equivalência e é chamada de relação de indiscernibilidade em \mathbf{R} , $IND(\mathbf{R})$, apresentada em (12).

$$\mathbf{R} = \bigcup_{m=1}^n U/R_m \quad \text{para "n" relações de equivalência em } U \quad (11)$$

$$[x]IND(\mathbf{R}) = \bigcap_{R \in \mathbf{R}} [x]R \quad (12)$$

A relação $[x]IND(\mathbf{R})$ estabelece que o elemento x é indiscernível na base de conhecimento configurada por \mathbf{R} , pois este pertence a todas as relações de equivalência de \mathbf{R}

e não pode ser classificado de forma única com o conhecimento que se dispõe sobre o conjunto U .

3.2.3 Representação de conjuntos aproximados

A utilização de relações de indiscernibilidade para granulação do conhecimento sobre um conjunto U tem como consequência a inclusão de incertezas referentes a elementos indiscerníveis. Resulta então que pode não ser possível representar de forma exata um determinado subconjunto de U . Em função das incertezas presentes na base de conhecimento, o subconjunto só pode ser representado de forma aproximada, sendo então definido como um conjunto aproximado.

Um conjunto aproximado pode ser representado através de dois conjuntos chamados exatos. Dado um conjunto $X \subseteq U$ e uma base de conhecimento K , X será considerado exato se houver uma relação de equivalência $R \in \text{IND}(K)$ que o relacione de forma inequívoca ao conjunto U . A notação $-X$ identifica todos elementos de U que não fazem parte de X .

A representação do conjunto $X \subseteq U$ em função de conjuntos exatos é feita a partir de uma aproximação inferior de X , dada por (13) e de uma aproximação superior, (14).

$$\underline{R}X = \bigcup \{Y \in U \mid R : Y \subseteq X\} \quad (13)$$

$$\overline{R}X = \bigcup \{Y \in U \mid R : Y \cap X \neq \emptyset\} \quad (14)$$

A partir de (13) e (14) define-se também a fronteira da representação de X em (15).

$$\text{BN}_R(X) = \overline{R}X - \underline{R}X \quad (15)$$

A aproximação inferior de X é a união de todos subconjuntos de U que certamente estão contidos em X . Por sua vez, a aproximação superior de X incorpora todos os subconjuntos de U que contém elementos que podem fazer parte de X . A fronteira BN_R de X representa a região de incerteza, onde não se pode afirmar com exatidão se um elemento faz parte de X ou de $-X$. A Figura 7 mostra graficamente esse conceito.




Figura 7 : Representação gráfica das aproximações.

Observa-se na Figura 7 (a) a relação entre o conjunto universo U e o conjunto X de interesse. Com a base de conhecimento $K=(U,\mathbf{R})$, o conjunto U foi particionado em diversos subconjuntos menores. A Figura 7 (b) destaca os subconjuntos que fazem parte da aproximação inferior de X pois estão completamente contidos em X . Os subconjuntos que representam a aproximação superior, estão total ou parcialmente contidos em X , estão evidenciados na Figura 7 (c). A região periférica $BN_{\mathbf{R}}$, onde há incerteza em relação à pertinência, é apresentada na Figura 7 (d). Para os subconjuntos que compõem esse grupo não é possível identificar se um determinado elemento pertence a X ou a $\neg X$.

Se a região periférica da aproximação de um conjunto é nula isso significa que o conjunto é perfeitamente definível em \mathbf{R} . Nestes casos o conjunto em questão não é considerado aproximado, mas sim exato em $K=(U,\mathbf{R})$, pois não há dúvidas quanto a sua composição. A região periférica confere um sentimento de imprecisão ou incerteza à classificação do conjunto X em relação ao conhecimento que se tem do sistema.

Quando a equação (16) é verdadeira, a base de conhecimento $K=(U,\mathbf{R})$ não consegue representar com exatidão o conjunto X e existe uma incerteza a seu respeito. Nesses casos o conjunto X é representado por meio de suas aproximações $\underline{R}X$ e $\overline{R}X$, configurando-se então um conjunto aproximado.

$$BN_{\mathbf{R}}(X) \neq \emptyset \quad (16)$$

3.2.4 Redutos

É possível que nem todas as informações disponíveis sejam necessárias para que se obtenha a classificação desejada da base de conhecimento $K=(U,\mathbf{R})$. Retomando-se a definição de indiscernibilidade apresentada em (12), pode-se verificar se uma determinada

relação de equivalência $R \in \mathbf{R}$ pode ser dispensada sem prejuízo ao conhecimento do sistema. A relação R é dispensável se satisfizer a condição apresentada em (17).

$$\text{IND}(\mathbf{R}) = \text{IND}(\mathbf{R}-R) \quad (17)$$

A informação contida em (17) é de que o grau de indiscernimento do sistema não se modificou com a remoção da relação R , ou seja, a classificação e o particionamento do sistema se mantêm inalterados. Todavia, há certas relações que não podem ser removidas pois prejudicam a classificação. Tais relações são chamadas indispensáveis.

Sendo uma família de relações $\mathbf{R}=\{P,Q,R\}$, onde U/P , U/Q e U/R são as relações de equivalências em U apresentadas em (18), (19) e (20).

$$U/P = \{\{x1, x2, x3\}, \{x2, x8\}, \{x3\}, \{x6, x7\}\} \quad (18)$$

$$U/Q = \{\{x1, x3, x5\}, \{x6\}, \{x2, x4, x7, x8\}\} \quad (19)$$

$$U/P = \{\{x1, x5\}, \{x6\}, \{x2, x7, x8\}, \{x3, x4\}\} \quad (20)$$

Então, a indiscernibilidade de \mathbf{R} , interseção de todas as relações de equivalência pertencentes a \mathbf{R} , é dada por (21).

$$U/\text{IND}(\mathbf{R}) = \{\{x1, x5\}, \{x2, x8\}, \{x3\}, \{x4\}, \{x6\}, \{x7\}\} \quad (21)$$

A relação P é indispensável em \mathbf{R} pois modifica a indiscernibilidade do sistema, como mostrado em (22).

$$U/\text{IND}(\mathbf{R}-P) = \{\{x1, x5\}, \{x2, x7, x8\}, \{x3\}, \{x4\}, \{x6\}\} \neq U/\text{IND}(\mathbf{R}) \quad (22)$$

Por sua vez, as relações Q e R são dispensáveis pois $U/\text{IND}(\mathbf{R}-Q)$ e $U/\text{IND}(\mathbf{R}-R)$ produzem a mesma classificação obtida em $U/\text{IND}(\mathbf{R})$. Se cada relação $R \in \mathbf{R}$ for indispensável, então \mathbf{R} é classificado como independente. Define-se um reduto de uma base de conhecimento, $\text{RED}(K)$, como sendo um conjunto de relações de equivalência independentes e indispensáveis (23).

$$\text{RED}(K) = \bigcup \{R \in \mathbf{R} \mid \text{IND}(\mathbf{R}) \neq \text{IND}(\mathbf{R} - R)\}, \text{ sendo } \text{RED}(K) \text{ independente} \quad (23)$$

Sendo Q e R dispensáveis e P indispensável em \mathbf{R} , se os pares $\{P,Q\}$ e $\{P,R\}$ forem independentes, então $\{P,Q\}$ e $\{P,R\}$ serão redutos de \mathbf{R} . Como $U/\text{IND}(\{P,Q\}) \neq U/\text{IND}(\{Q\})$ e $U/\text{IND}(\{P,Q\}) \neq U/\text{IND}(\{P\})$, então P e Q são independentes e o par $\{P,Q\}$ é um reduto de \mathbf{R} . Da mesma maneira é possível demonstrar que $\{P,R\}$ também é um reduto de \mathbf{R} . Chama-se núcleo de \mathbf{R} à interseção de todos os redutos de \mathbf{R} . Desta maneira, $\{P\}$ é o núcleo de \mathbf{R} .

Um reduto de uma base de conhecimento representa sua parte essencial, uma parcela do total de informações que tem a capacidade de fornecer a mesma classificação que o todo. Já o núcleo representa o conjunto mais característico da base de conhecimento e pode ser utilizado no auxílio à determinação dos redutos do conhecimento. A determinação dos núcleos e dos redutos de bases de conhecimentos é um recurso importante da teoria de conjuntos aproximados. Esses dois conceitos permitem que todo o conhecimento sobre o conjunto U seja sintetizado e concentrado em poucos subconjuntos, favorecendo a criação de bases de dados concisas e eficientes.

3.2.5 Tabelas de decisão

Tabelas de decisão são um tipo de representação de bases de conhecimento. Em uma base de conhecimento $K=(U,A)$, o conjunto A representa os atributos dos elementos do conjunto U. Um atributo é uma relação de equivalência que representa as características dos elementos de U. Considerando-se U como sendo o conjunto universo de alunos presentes em uma sala de aula, o conjunto de atributos A poderia conter, por exemplo, classes de equivalência referentes à idade, sexo, peso e altura dos alunos.

Para a devida representação em forma de tabela de decisão, os elementos de U são dispostos em linhas e os subconjuntos de A formam as colunas da tabela, como mostra a Tabela 1. A representação do conhecimento na forma de tabela favorece a elaboração de sistemas de classificação onde um conjunto de atributos de condição é usado para a classificação de um outro atributo ou conjunto de atributos, que recebem a notação de atributos de decisão. Define-se em uma tabela de decisão dois subconjuntos C e D, tais que $C \subset A$ e $D \subset A$. Os atributos de C são os chamados atributos de condição, enquanto os

atributos de D são os atributos de decisão. A tabela é então denotada $T=(U,A,C,D)$ e pode ser representada de acordo com a Tabela 1.

Tabela 1 : Exemplo de representação de uma tabela de decisão.

U	A		
	C1	C2	D
x1	a11	a12	a13
x2	a21	a22	a23
x3	a31	a32	a33

As classes de equivalências definidas pelas relações $U/IND(C)$ e $U/IND(D)$ são chamadas de classes de condição e classes de decisão respectivamente. Para todo elemento $x \in U$ é criada uma função dx que relaciona o elemento a seus atributos (24).

$$dx : A \rightarrow V \mid dx(a) = a(x), \text{ para todo } a \in C \cup D \quad (24)$$

Os elementos de U perdem seu significado físico e assumem então a função de indexadores das funções dx , chamadas de regras de decisão. As regras de decisão estabelecem relações que conectam os atributos de condição aos atributos de decisão, servindo como uma representação matemática formal do conhecimento contido na base $K=(U,A)$.

Uma regra é classificada como inconsistente se, para as mesmas condições, existirem duas decisões distintas [8]. Quando a tabela de decisão não contém regras inconsistentes ela é considerada uma tabela consistente. A proporção entre a quantidade de regras consistentes e o total de regras existentes é chamada de índice de inconsistência. Quanto mais próximo de 1, maior é a certeza em relação à decisão. A teoria dos conjuntos aproximados permite que as inconsistências de uma base de conhecimento sejam avaliadas a fim de se determinar a relevância das informações presentes na base de conhecimento.

Para compilar tabelas de decisões é necessário estabelecer o conjunto de funções dx que mapeiam as classes de condições de C para as classes de decisões de D . Nota-se que esse pode ser um trabalho árduo, dependendo das classes de condição e de decisão envolvidas. Por isso é recomendável simplificar a tabela de decisões. A simplificação pode ser feita através da exclusão de linhas repetidas, valores supérfluos e da redução das classes de condição.

Como ressaltado anteriormente, os elementos de U não representam mais os objetos do conjunto, mas sim índices para acesso às regras. Desta forma, elementos repetidos ou supérfluos podem ser eliminados sem prejuízo à base de conhecimento.

A determinação dos redutos tem um papel fundamental na simplificação da tabela, pois permite que sejam elaboradas regras mais simples e que utilizem menos condições, além de eliminar atributos desnecessários. Como uma relação de equivalência pode possuir mais de um reduto, é possível obter conjuntos de regras distintos mas que resultem nas mesmas decisões.

Após a simplificação da tabela de decisões já é possível obter uma representação do conhecimento $K=(U,A)$ original em função das relações entre os atributos de condição e de decisão.

3.2.6 Comparação com lógica *Fuzzy*

A estrutura apresentada para os algoritmos de conjuntos aproximados tem muita semelhança com as topologias utilizadas em conjuntos difusos, *Fuzzy Sets*, por isso é importante destacar algumas peculiaridades de cada abordagem. Algumas considerações conceituais foram feitas em [7] enfatizando as diferenças existentes entre os fundamentos das duas técnicas. Além disso, existem diferenças no processo de criação das regras e de modelagem do conhecimento. Tem-se, também, a questão da fuzificação das grandezas de entrada, que não é necessária em sistemas que utilizam conjuntos aproximados. Outra singularidade está na criação de redutos. A redução do número de atributos a serem avaliados favorece a diminuição das medições necessárias e a concentração da informação.

Por se tratarem de formas de representação do conhecimento preparadas para lidar com incertezas, a comparação entre conjuntos aproximados e conjuntos difusos é quase inevitável.

A lógica *Fuzzy* criada por Zadeh [11] é focada na dificuldade em se definir limites entre os conjuntos utilizados na análise. Não há uma fronteira clara ou linha de transição entre dois conjuntos adjacentes. Já a teoria dos conjuntos aproximados se baseia na granulação, particionamento ou classificação do conhecimento. Decorre desse fato que a diferença crucial entre as duas teorias está no modo com que tratam as incertezas do conhecimento. Na lógica *Fuzzy*, a incerteza é modelada como a indefinição de limites e transições. Os conjuntos aproximados tratam as incertezas utilizando uma classificação aproximada, obtida com as aproximações inferiores e superiores dos conjuntos estudados. Outras distinções existentes

entre as duas teorias estão relacionadas a questões de implementações de algoritmos e modelos para representação de conhecimento que utilizem uma ou outra abordagem, uma vez que cada teoria tem suas definições específicas para representação de conhecimento e para tratamento de incertezas.

Os modelos construídos com lógica *Fuzzy* utilizam funções de pertinência e tabelas de decisões com valores lingüísticos ou matemáticos [12]. A determinação das funções de pertinência e da tabela de decisões está relacionada com a dinâmica do sistema trabalhado. Deste modo, é comum que seja necessário conhecer o sistema para desenvolvê-las.

Uma das vantagens da lógica *Fuzzy* em relação aos conjuntos aproximados está justamente na ausência do procedimento matemático que fornece tantas vantagens às arquiteturas RS. Por se tratar de um método de análise matemática baseado na teoria de conjuntos, a construção de um modelo utilizando conjuntos aproximados necessita de um modelo operacional do sistema, a partir do qual podem ser retiradas as leituras que alimentarão os programas de tratamento dos dados. Quando o sistema de controle é desenvolvido por uma pessoa com experiência no assunto, a lógica *Fuzzy* não necessita da leitura de dados de um sistema pré-existente, o que permite que sejam criados modelos para sistemas que nunca foram testados, simplesmente verificando-se se as saídas estão dentro dos valores adequados.

Nos modelos que utilizam conjuntos aproximados o procedimento é diferente. Faz-se uma análise matemática dos dados do sistema e o resultado dessa análise é que vai gerar a tabela de conhecimento. A partir da tabela são construídas expressões lógicas que determinam o funcionamento do modelo criado. Não é necessário que a pessoa dedicada a construir o modelo conheça a dinâmica do sistema modelado, uma vez que o conhecimento existente nos dados analisados será extraído a partir da teoria dos conjuntos aproximados.

Para algoritmos de modelagem ou controle de sistemas dinâmicos é interessante que não seja necessária a fuzificação dos parâmetros de entrada pois resultaria em uma redução do tempo de processamento. Sem essa etapa, a determinação da saída é feita mais rapidamente, aumentando a velocidade do programa, já que o processo de avaliação das regras de pertinência fica mais ágil. Na fuzificação, é comum que sejam utilizados números com parte fracionária para representação dos valores da entrada. Nos modelos baseados em conjuntos aproximados, o próprio valor de entrada lido pode ser utilizado nas regras.

Com a otimização dos parâmetros de entrada obtida, através dos redutos, é possível ao mesmo tempo reduzir os custos de implementação do projeto e também melhorar seu tempo de resposta. Os redutos de um sistema informam quais medições são importantes para o

modelo e quais podem ser suprimidas. Pode-se assim eliminar sensores desnecessários ou redundantes, proporcionando uma economia na parte de sensoriamento.

Nos sistemas *Fuzzy*, a determinação tanto das regras quanto dos parâmetros de entrada é dependente da análise de uma pessoa com experiência no assunto, um especialista, sendo necessária sua supervisão para alterações no projeto do modelo. Podem ser usados também métodos numéricos para se fazer o ajuste de sistemas *Fuzzy*, reduzindo a dependência de intervenções humanas no processo. Na teoria de conjuntos aproximados, algoritmos de análise matemática são utilizados na análise dos dados do sistema. Dessa maneira, o conhecimento prévio do sistema é necessário na determinação de quais atributos serão utilizados pela análise, ou ainda no estabelecimento de suas relações com os fenômenos físicos envolvidos.

Além das vantagens econômicas, a síntese de informações por meio de redutos contribui também para reduzir o processamento necessário para a definição das regras. Como há menos atributos de entrada, as regras contêm menos comparações e também a quantidade de regras a serem avaliadas é menor, reduzindo assim o tempo total de avaliação de cada proposição.

3.2.7 Auxílio computacional

Os fundamentos da teoria de conjuntos aproximados abordados envolvem um trabalho minucioso de análise de dados e estudo de relações de equivalência. A compilação manual de uma base de conhecimento utilizando conjuntos aproximados pode se tornar uma tarefa extenuante quando o volume de informações a serem processadas é muito grande. Felizmente, a teoria e os fundamentos matemáticos envolvidos são bem definidos e permitem a criação de algoritmos computacionais específicos para essa aplicação.

Um exemplo de programa desenvolvido com essa finalidade é o aplicativo ROSETTA [13]. Nesse programa é possível carregar uma tabela de dados com os elementos de U e seus respectivos atributos. O programa oferece algumas opções de escolha dos métodos utilizados para a criação das classes e dos redutos. Após o término do processo o aplicativo disponibiliza as regras que modelam o comportamento do sistema de acordo com os atributos de condição e de decisão da tabela. Essa ferramenta é bastante valiosa e permite agilizar a análise de dados com a teoria de conjuntos aproximados.

3.3 Conclusão

Esse capítulo apresentou os principais elementos da teoria dos conjuntos aproximados:

- Relações de equivalência
- Granulação do conhecimento
- Definição dos atributos
- Estabelecimento de redutos
- Representação do conhecimento em forma de tabelas

Mostrou-se também os fatores que distinguem os conjuntos aproximados dos conjuntos difusos. A partir das características de cada teoria apresentou-se as peculiaridades existentes nas aplicações envolvendo os conceitos de Zadeh e de Pawlak.

Esse capítulo citou que a grande quantidade de análises matemáticas necessárias para se criar a representação de um determinado conhecimento, assim, o uso da teoria dos conjuntos aproximados justifica a utilização do aplicativo ROSETTA para auxiliar a modelagem. Com o referido programa as tabelas usadas na representação do conhecimento podem ser obtidas com maior rapidez, agilizando o processo de modelagem do conhecimento.

4 DESENVOLVIMENTO DE UM CONTROLADOR APROXIMADO PARA UM CONVERSOR BUCK

4.1 Introdução

Nesse capítulo desenvolvem-se os procedimentos necessários para a construção de um controlador digital baseado na teoria dos conjuntos aproximados. O compensador aproximado a ser utilizado é construído a partir da modelagem de um sistema de controle pré-existente.

A metodologia empregada na obtenção do modelo de um sistema utilizando a teoria de conjuntos aproximados é a leitura de uma base de dados contendo as informações sobre o processo e as atitudes de controle tomadas a cada instante [8], [14]. Portanto, para se chegar a um modelo realista, é necessário coletar dados operacionais do sistema de controle original.

Como a planta a ser controlada é um conversor Buck, a primeira parte desse capítulo aborda aspectos referentes ao projeto de um conversor. São apresentadas as equações usadas no dimensionamento dos componentes eletrônicos do circuito e, em seguida, executa-se o cálculo dos elementos para a construção de um protótipo.

O capítulo apresenta também o projeto do compensador utilizado para regular a tensão de saída do conversor. O desempenho do conversor e do compensador é avaliado por meio de simulação computacional.

Serão mostradas as etapas da obtenção do controlador aproximado por meio da aplicação da teoria dos conjuntos aproximados ao conjunto de dados resultantes das simulações do controlador analógico original. Serão feitas considerações a respeito do ajuste dos controladores aproximados estudados.

Serão abordados aspectos relacionados à implementação prática de um protótipo do conversor utilizando o controlador aproximado. Os circuitos e fluxogramas utilizados no projeto serão apresentados e comentados.

Esse capítulo traz ainda resultados de ensaios realizados com o protótipo construído.

4.2 Projeto do conversor Buck

Para o projeto do conversor Buck é necessário conhecer algumas de suas características. Por se tratar de um sistema comutado, as tensões e correntes nos elementos

estão sujeitas a comportamentos periódicos dependentes da frequência de chaveamento. A Figura 8 mostra como a corrente no indutor, a corrente média na carga e a tensão aplicada ao conversor se comportam ao longo do tempo. Neste caso, considerou-se que o conversor opera em modo de condução contínua, ou seja, a corrente no indutor nunca atinge um valor nulo.




Figura 8 : Ciclo de operação de um conversor Buck.

Nota-se que a corrente I_L que passa pelo indutor aumenta durante o tempo em que a chave permanece ligada, T_{on} . Por outro lado, no intervalo T_{off} , quando a chave se encontra desligada, a corrente diminui gradualmente, à medida que a energia acumulada no indutor é entregue à carga. A tensão V_{in} representa o resultado da modulação da tensão V_{cc} da fonte G aplicada ao conversor de acordo com a abertura e fechamento da chave S .

O gráfico mostra ainda que a corrente da carga, I_{out} , se mantém constante durante todo o ciclo de trabalho do conversor. Essa é uma simplificação que é adotada a fim de facilitar a análise do circuito. Em um circuito ideal, a expectativa é que a corrente na carga assuma um valor constante, porém, em termos práticos, uma certa variação ΔI_{out} é admitida à corrente da carga [2] e [15].

A partir da expressão (25) que descreve a relação entre corrente e tensão em um indutor e da análise dos circuitos da Figura 2 e da Figura 3, é possível se obter (26) e (27) que representam os intervalos T_{on} e T_{off} .

$$V_L = L \cdot \frac{\Delta I_L}{\Delta T} \quad (25)$$

$$\Delta I_{L_{on}} = T_{on} \frac{V_{cc} - V_{out}}{L} \quad (26)$$

$$\Delta I_{L\text{off}} = T_{\text{off}} \frac{V_{\text{out}}}{L} \quad (27)$$

Considerando-se que $\Delta I_{L\text{on}} = \Delta I_{L\text{off}} = \Delta I_L$, chega-se a (28), que permite dimensionar o valor mínimo de L para que o conversor opere em modo de condução contínua. Como apresentado em [2], o cálculo é feito em função do período do chaveamento, da variação da corrente no indutor e da tensão de saída.

$$L = T \cdot \frac{V_{\text{cc}}}{4 \cdot \Delta I_L} \quad (28)$$

Para o dimensionamento do capacitor de saída são feitas algumas aproximações. Assume-se que toda a variação da corrente no indutor é absorvida pelo capacitor de saída e que a tensão aplicada ao filtro de saída terá apenas a componente fundamental da tensão de entrada. A partir dessas considerações, utiliza-se a expressão (29) da corrente no capacitor para se obter (30), que relaciona o valor mínimo da capacitância à tensão de saída e sua variação, à tensão de entrada, ao período de chaveamento e à indutância L.

$$C = \frac{\Delta Q}{\Delta V} = \frac{T \cdot \Delta I}{\Delta V} \quad (29)$$

$$C = \frac{V_{\text{cc}} \cdot T^2}{31 \cdot L \cdot \Delta V_{\text{out}}} \quad (30)$$

Com as expressões (28) e (30) é possível dimensionar o filtro de saída. Deve-se assegurar que a frequência de corte do filtro, f_c (31), seja inferior à frequência de chaveamento do conversor, para que a filtragem de tensão seja efetiva. Para esse tipo de circuito, a frequência de corte é igual à frequência de ressonância, f_r . Os cálculos detalhados do circuito LC podem ser verificados em [2].

$$f_c = f_r = \frac{1}{2 \cdot \pi \cdot \sqrt{L \cdot C}} \quad (31)$$

A relação entre o tempo T_{on} e T é a mesma existente entre V_{out} e V_{cc} , denominada razão cíclica ou D (32). Essa relação determina o percentual de energia da fonte G que será fornecida à carga.

$$D = \frac{V_{out}}{V_{cc}} = \frac{T_{on}}{T} \quad (32)$$

Para se projetar um conversor são necessárias então as seguintes informações: o valor da tensão de entrada (V_{cc}), o valor desejado na saída (V_{out}), a corrente média na carga (I_{out}), o período de comutação da chave S (T), as variações admissíveis para a tensão de saída (ΔV_{out}) e para a corrente no indutor (ΔI_L). O produto entre V_{out} e I_{out} determina também a potência do conversor.

4.3 Projeto de um conversor Buck de 5V e 10W

Para os estudos realizados nesse trabalho utilizou-se um conversor Buck alimentado por uma tensão de 12V que apresenta em sua saída uma tensão de 5V e corrente de 2A. As especificações do projeto são as seguintes:

- Tensão de entrada $V_{cc} = 12V$
- Tensão de saída $V_{out} = 5V$
- Corrente de saída $I_{out} = 2A$
- Variação da tensão de saída $\Delta V_{out} = 1\%$
- Variação da corrente no indutor $\Delta I_L = 20\%$
- Frequência de chaveamento $f_s = 30kHz$ ($T=33,3\mu s$)

A escolha pela tensão de entrada de 12V foi feita em função da facilidade de se obter essa tensão de alimentação, bastante comum em sistemas elétricos de automóveis, motocicletas e computadores. Dimensionou-se a tensão de saída para 5V por ser vasta a quantidade de equipamentos eletrônicos que a utilizam. A variação de 1% corresponde a uma tentativa de atender e superar as limitações normalmente estabelecidas para alimentação de circuitos integrados analógicos ou digitais, que é normalmente da ordem de 10% da tensão nominal do dispositivo. Normalmente esse tipo de circuito tem um baixo consumo de

corrente, da ordem de milésimos de Ampéres. Entretanto, é comum que sejam usados para controlar equipamentos que demandam uma potência maior. Por esse motivo dimensionou-se a corrente de saída do conversor para 2A. Uma variação de 20% na corrente do indutor oferece uma boa relação entre sua indutância e suas dimensões físicas. A restrição de 30kHz da frequência de chaveamento está relacionada à velocidade do microcontrolador a ser utilizado nesse projeto.

Primeiramente, calcula-se o valor da indutância L a partir de (28). Para os valores acima, tem-se $L = 250\mu\text{H}$. Em seguida o valor de L é aplicado em (30) para o cálculo do capacitor, resultando em $C = 34,4\mu\text{F}$. Tais parâmetros representam os valores mínimos para que o conversor opere da forma desejada. Os valores reais utilizados foram $L = 250\mu\text{H}$ e $C = 570\mu\text{F}$, que resultam em uma frequência de corte de 422Hz, cerca de 10 vezes menor que a frequência de chaveamento, o que representa um valor adequado. A capacitância de 570 μF , maior do que o valor mínimo calculado, é utilizada com a intenção de se reduzir a frequência de corte do filtro de saída, promovendo assim uma tensão de saída mais estável. Utiliza-se, também, em paralelo com essa capacitância um capacitor cerâmico de 100nF, com o intuito de filtrar com mais eficiência as componentes de frequência mais elevada do ruído de comutação. Esse capacitor é empregado pois os capacitores eletrolíticos usados na capacitância de 570 μF não possuem um comportamento satisfatório em frequências superiores a 10kHz, de acordo com os fabricantes dos mesmos.

Para o dimensionamento da chave utilizada para controlar o fornecimento da tensão V_{in} , considera-se que a corrente média pela chave é igual ao produto entre D e a corrente máxima que passa pelo indutor, já que a chave só conduz durante um semi ciclo do conversor. É necessário também que o dispositivo suporte a tensão de operação do conversor e a potência dissipada. Para tanto, o interruptor deve ter uma corrente de dreno mínima de 1A e suportar tensões de até 12V. A dissipação sobre a chave depende da resistência R_{DSon} da mesma.

Utilizou-se um MOSFET IRF640, que tem as seguintes características:

- Corrente de dreno de até 18A contínuos e 72A pulsados
- Tensão entre dreno e fonte de 200V
- Resistência máxima do canal de 180m Ω (dissipação de 180mW a 1A)
- Tensão de gatilhamento mínima de 4V
- Dissipação de 40W a 25°C

O diodo *free-wheeling* empregado também deve atender a restrições de tensão reversa, corrente média e tempo de recuperação. Entretanto, a corrente média sobre o diodo é o produto de $(1-D)$ pela corrente média no indutor, já que o diodo entra em condução enquanto o MOSFET estiver desligado. O diodo utilizado foi o SB540:

- Corrente direta de 5A
- Tensão de ruptura de 40V
- Queda de tensão durante condução de 0,67V
- Por ser um diodo Schottky, o tempo de recuperação reversa é desprezível

O circuito completo do conversor projetado é apresentado na Figura 9.




Figura 9 : Esquema elétrico do conversor Buck projetado.

Para efetuar o disparo do MOSFET utilizou-se o circuito integrado IR2110. Trata-se de um *driver* para MOSFETS montado em ponte, com saídas para a parte alta, flutuante, e para a parte baixa. Como o posicionamento da chave no conversor Buck é com o terminal fonte flutuante, por ser ligado ao indutor de saída, utilizou-se a saída da parte alta do *driver* para se fazer o disparo do MOSFET.

Encontram-se no Apêndice B os diagramas de blocos construídos para simulação do conversor desenvolvido.

4.4 Projeto físico do indutor

O valor do indutor do filtro de saída foi calculado em 250uH. Esse não é um componente comercial, que pode ser encontrado em lojas e revendedores de produtos eletrônicos. O indutor utilizado deve ser construído especificamente para a finalidade

proposta. Por esse motivo, essa seção trata dos aspectos relacionados ao dimensionamento físico e da construção do indutor utilizado.

Para o projeto do indutor leva-se em consideração a corrente eficaz pelos enrolamentos, a frequência de operação do componente, as características magnéticas e geométricas do núcleo a ser utilizado, a bitola e a organização dos fios no enrolamento. A Tabela 2 apresenta as características elétricas do indutor a ser projetado.

Tabela 2 : Características do indutor.

Parâmetro	Valor	Unidade
Indutância	250	uH
Corrente DC (I_{eficaz})	2	A
Variação da corrente	20	%
Corrente máxima (I_{max})	2,2	A
Frequência de chaveamento	30.000	Hz
Tensão de saída	5	V

4.4.1 Cálculo do enrolamento

O chamado efeito pelicular, ou *skin*, é o fenômeno que faz com que o fluxo da corrente elétrica em um condutor seja concentrado na periferia do mesmo. A profundidade de penetração da corrente é ainda inversamente proporcional à sua frequência. Deste modo, mesmo com a utilização de um fio com a seção transversal adequada à condução do valor eficaz de corrente, os efeitos da frequência reduzirão a área de condução, provocando perdas e aquecimento do condutor.

A fim de evitar que esse efeito interfira no desempenho do indutor utilizado, calcula-se a profundidade, Δ , da camada de condução da corrente para a frequência de operação. O diâmetro do condutor deve ser então menor ou igual ao dobro da profundidade de condução, como mostrado em (33) e (34). Define-se também a área do efeito pelicular, A_{skin} (35).

$$D_{\text{cond}} < 2.\Delta \quad (33)$$

$$\Delta = \frac{7,5}{\sqrt{f}} \text{ (cm)} \quad (34)$$

$$A_{\text{skin}} = \pi \cdot \Delta^2 \quad (\text{cm}^2) \quad (35)$$

Para a frequência de 30kHz utilizada, tem-se uma profundidade de condução de 0,0433 cm, o que resulta em um diâmetro inferior a 0,087 cm. Desta forma, utilizou-se para a construção do indutor fio AWG 21, que tem diâmetro de 0,072 cm. A área do efeito pelicular é 0,00589 cm².

Outro efeito que deve ser considerado é a capacidade de condução de corrente do fio utilizado. O projeto do indutor deve prever a utilização de um condutor com o diâmetro adequado, para que o excesso de corrente não provoque aquecimento do núcleo. Como o diâmetro máximo dos fios foi determinado pelo efeito pelicular, a solução para que a corrente seja conduzida sem problemas é a utilização de diversos fios em paralelo, de forma que a área total de cobre seja suficiente para comportar a corrente de trabalho do indutor.

Calcula-se então a área necessária para conduzir a corrente do indutor a partir da expressão (36).

$$A_{\text{cond}} = \frac{I_{\text{max}}}{J_{\text{max}}} \quad (36)$$

I_{max} representa a corrente máxima pelo indutor e J_{max} a densidade de corrente pelo condutor. É comum utilizar o valor de 450 A/cm² como aproximação para a densidade de corrente [16]. Para o valor de 2 A, tem-se então uma área de condução de 0,005 cm².

A partir da área do condutor calculado por (36) determina-se o número de fios a serem utilizados no enrolamento do indutor, como mostra (37).

$$N_{\text{fios}} = \frac{A_{\text{cond}}}{A_{\text{skin}}} \quad (37)$$

Sendo A_{cond} a área total calculada em (36) e A_{skin} a área do efeito *skin* determinado por (35), obtém-se um valor de 0,83 fios. Isso significa que um único fio seria suficiente para conduzir a corrente necessária, porém, de acordo com a tabela AWG do Anexo 1 - , um condutor AWG21 suporta apenas 1,2A. Por esse motivo, optou-se por utilizar 2 condutores AWG 21 na construção do enrolamento.

4.4.2 Cálculo do núcleo

É comum a utilização de núcleos de ferrite do tipo EE na confecção de indutores para conversores Buck. O procedimento de cálculo das dimensões do núcleo apresentadas em [16] serão utilizadas nesse trabalho.

A determinação das medidas do núcleo é feita a partir das áreas da perna central, A_e , e da janela, A_w , do núcleo EE. A expressão (38) relaciona A_e e A_w com outros parâmetros do indutor.

$$A_e.A_w = \frac{L.I_{\max} \cdot I_{\text{eficaz}}}{K.B_{\max} \cdot J_{\max}} \cdot 10^4 \quad (\text{cm}^4) \quad (38)$$

Onde L é a indutância desejada, I_{\max} a corrente máxima pelo indutor, I_{eficaz} a corrente eficaz pelo enrolamento, J_{\max} a densidade de corrente, B_{\max} a densidade de fluxo pelo núcleo e K o fator de utilização do núcleo. Para núcleos de ferrite, pode-se adotar B_{\max} como sendo 0,3 T. O fator de utilização traduz o quão bem aproveitada será a área do núcleo pelo enrolamento. Quando se utiliza condutores finos, compostos de um único fio, é possível atingir elevados índices de aproveitamento, que podem ser representados com $K=0,8$ ou $0,85$, se o enrolamento for feito manualmente. Para enrolamentos montados com o auxílio de um maquinário adequado, o fator de aproveitamento pode chegar a $0,95$. À medida que se aumenta a bitola do fio e o número de condutores, o fator de utilização é reduzido, podendo variar entre $0,7$ e $0,5$.

Para o indutor projetado, utilizou-se os valores da Tabela 3.

Tabela 3 : Relação dos parâmetros utilizados no projeto do núcleo de ferrite.

Parâmetro	Valor	Unidade
L	250	μH
I_{eficaz}	2	A
I_{\max}	2,2	A
B_{\max}	0,3	T
J_{\max}	450	A/cm^2
K	0.7	

Aplicando-se os dados da Tabela 3 na expressão (38), resulta em um valor de 0,1164 cm⁴ para a relação Ae.Aw. As dimensões do núcleo devem então ser maiores ou iguais ao valor encontrado.

O indutor foi montado a partir de um núcleo de Ae=0,99 cm² e Aw=1,33 cm², que resulta em Ae.Aw=1,32 cm⁴ e satisfaz a especificação anterior.

O próximo passo no projeto do indutor é o cálculo do número de espiras a serem enroladas no núcleo. A expressão (39) é utilizada para este fim.

$$N = \frac{L \cdot I_{\max}}{B_{\max} \cdot Ae(\text{cm}^2)} \cdot 10^4 \quad (39)$$

De acordo com os parâmetros do indutor e do núcleo utilizado, serão necessárias 18,5 espiras ao redor do núcleo.

O último parâmetro a ser determinado é o espaçamento entre as duas peças do núcleo, chamado de entreferro. A expressão (40) apresenta o cálculo do entreferro, Le.

$$Le = \frac{N^2 \cdot \mu_0 \cdot Ae(\text{cm}^2)}{L} 10^{-2} (\text{cm}) \quad (40)$$

Onde μ_0 é a permeabilidade magnética do ar e vale $4 \cdot \pi \cdot 10^{-7}$ H/m. Os parâmetros do indutor projetado aplicados em (40) resultam em um entreferro de aproximadamente 0,2mm.

4.5 Projeto do compensador PID

Neste trabalho optou-se por utilizar um compensador PID para controlar o conversor Buck desenvolvido. Escolheu-se o regulador PID por se tratar de uma estrutura amplamente conhecida, utilizada e documentada, além de ser de fácil implementação.

O projeto utilizou um controlador contínuo no domínio do tempo calculado para atender aos seguintes requisitos:

- Erro em regime permanente (ess) de até 1%.
- Tempo de acomodação (Ta) menor que 1 ms
- Sobre sinal (ov%) de até 10% durante transitório de acomodação

As limitações impostas ao controlador visam atender à maioria das possíveis condições de uso para o conversor desenvolvido.

Para que o compensador projetado seja eficiente, é necessário conhecer o comportamento dinâmico da planta a ser controlada. A Figura 10 apresenta o diagrama de Bode do conversor modelado por $G_{VD} + G_{VG}$ e a Figura 11 sua resposta a uma entrada degrau, que tem a função de transferência dada por (41).

$$G_{VD}(s) + G_{VG}(s) = \frac{8,421 \cdot 10^7}{s^2 + 701,8s + 7,018 \cdot 10^6} \quad (41)$$




Figura 10: Diagrama de Bode de módulo e fase do conversor Buck projetado.

Nota-se que o sistema sozinho é estável, porém possui uma margem de fase muito pequena, de cerca de 4,5°. Percebe-se também que o circuito LC comporta-se como um filtro

passa-baixa com atenuação de 40dB/década e frequência de corte de aproximadamente 2500 rad/s ou 398Hz, atendendo à especificação do projeto.




Figura 11: Resposta do conversor a uma entrada do tipo degrau (Eixo Y: 2 V/div; Eixo X: 5 ms/div).

Para uma entrada do tipo degrau, o tempo de acomodação é de aproximadamente 12 ms com sobre-sinal de 60% e um pequeno erro em regime permanente.

Projetou-se então um compensador PID para melhorar o comportamento dinâmico do conversor e manter sua estabilidade mesmo diante de oscilações na tensão de entrada ou na carga. Utilizou-se os procedimentos e expressões apresentados em [4]. Adotou-se para o sistema compensado uma margem de fase de 85°, que resulta em um coeficiente de acomodação ξ de 0,85 (42) e um sobre-sinal de 0,62% (43). Espera-se ainda que o sistema seja capaz de se acomodar em um tempo inferior a 1 ms.

$$\xi = \frac{PM}{100} \quad (42)$$

$$ov\% = 100\% \cdot e^{\frac{-\pi \cdot \xi}{\sqrt{1-\xi^2}}} \quad (43)$$

Em virtude do sistema de controle ser tipo 1, o erro em regime permanente é nulo para uma entrada do tipo degrau unitário. A definição do ganho integral é feita, então, de forma arbitrária. Neste caso adotou-se uma parcela integral com ganho de 1000. Determina-se então o módulo e a fase desejados em uma certa frequência ω_1 , equivalente à nova frequência de cruzamento de ganho do sistema. Calcula-se os ganhos das parcelas proporcional e derivativa com base nos valores da planta para a frequência ω_1 , que deve representar as condições de operação do sistema. O valor mínimo de ω_1 é dado por (44).

$$\omega_{1\text{Min}} = \frac{8}{T_a \cdot \tan(\text{PM})} \quad (44)$$

Para uma margem de fase de 85° , tem-se $\omega_{1\text{Min}}=700$ rad/s. Em virtude das ordens de grandeza das frequências envolvidas adotou-se a relação (45) para ω_1 . A frequência ω_1 é usada para dimensionar o desempenho do sistema em uma determinada condição de operação, relacionada ao comportamento dinâmico do sistema.

$$\omega_1 = 30 \cdot \omega_n \quad (45)$$

Com $\omega_n=2,6491 \cdot 10^3$ rad/s, tem-se $\omega_1=7,9472 \cdot 10^4$ rad/s (12,6kHz). Pelo diagrama de Bode da Figura 10 pode-se avaliar o valor da magnitude M_p e da fase θ_p da planta na frequência ω_1 . $G(\omega_1)=(4,634 \cdot 10^{-4} \text{ } \underline{-179,4935^\circ})$. A fase do compensador projetado é obtida pela expressão (46).

$$\theta_c = -180^\circ + \text{PM} - \theta_p = 84,49^\circ \quad (46)$$

Uma vez calculada a fase do controlador, pode-se obter os ganhos proporcional, K_p e derivativo, K_d , com (47) e (48).

$$K_p = \frac{\cos(\theta_c)}{M_p} \quad (47)$$

$$K_d = \frac{\text{sen}(\theta_c)}{\omega_1 \cdot M_p} + \frac{K_i}{\omega_1^2} \quad (48)$$

Os parâmetros do novo compensador projetado são: $K_p=207,0479$; $K_d=0,0270$; $K_i=1000$. A expressão final do compensador é apresentada em (49). A Figura 12 mostra a resposta em frequência do sistema compensado.

$$C(s) = \frac{K_d s^2 + K_p s + K_i}{s} \quad (49)$$




Figura 12: Digrama de Bode de módulo e fase do sistema com compensador com PID.

É possível constatar que a margem de fase desejada foi obtida com o novo compensador. A Figura 13 mostra que a resposta ao degrau também atendeu às expectativas.




Figura 13: Resposta do sistema em malha fechada a uma entrada do tipo degrau. A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,2 PU/div; Eixo X: 0,2 ms/div).

Os dois resultados apresentados atendem bem às necessidades do projeto, sendo pertinente a observação de que o sobre-sinal da Figura 13 é próximo de 5%, estando acima do valor de 0,62% desejado. Por outro lado, o tempo de acomodação foi de aproximadamente 0,2 ms, atingindo um valor melhor do que as especificações iniciais.

Além dos modelos matemáticos apresentados criou-se também um modelo para simulação computacional, onde foram incluídos os efeitos do chaveamento e os valores dos componentes utilizados a fim de avaliar o comportamento do controlador utilizado. O modelo foi criado com blocos do Simulink e é apresentado na Figura 14.




Figura 14: Diagrama de blocos do modelo de simulação do Simulink.

Observa-se na Figura 14 que a saída da planta é realimentada na malha de controle e o erro entre a referência e a tensão de saída é aplicado ao controlador. A saída do controlador aciona o bloco PWM que controla a comutação da chave do conversor Buck.

A próxima etapa a ser analisada é o comportamento do controlador na simulação do conversor usando o modelo criado em Simulink. A Figura 16 apresenta os resultados obtidos.




Figura 15: Resposta do modelo em Simulink a uma entrada em degrau. A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,2 PU/div; Eixo X: 0,5 ms/div).

Ao comparar o resultado apresentado na Figura 15 com o da Figura 13 nota-se que há uma diferença no comportamento dos dois modelos. A simulação da entrada em degrau da Figura 13 é feita a partir do modelo matemático do compensador e do conversor. Essa condição não contempla as perturbações e não linearidades inseridas pelo chaveamento, por saturações do bloco PWM ou por perdas ocasionadas por elementos parasitas. Observa-se que desde o instante inicial até 1,5 ms há saturação da saída y e do controlador. Esse fator tem grande peso na diferença de resposta dos dois sistemas. Essa diferença poderia ser reduzida se fosse utilizado, ao invés de um modelo matemático simplificado, um modelo mais completo, que cobrisse as não linearidades existentes no sistema de controle.

A Figura 15 mostra que a tensão de saída não conseguiu se estabilizar dentro do limite de 1 ms desejado. O erro em regime permanente e o sobre-sinal do sistema também superam

os limites estabelecidos. Ainda assim, esse controlador continuará a ser utilizado no conversor, pois o foco desse trabalho não é a otimização do projeto de um compensador PID. A Figura 16 mostra como o sistema se comporta diante de uma variação na entrada de referência.




Figura 16: Comportamento do modelo em Simulink do sistema com compensador PID. A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,2 PU/div; Eixo X: 1 ms/div).

Percebe-se que na região próxima a 0,42, correspondente à tensão de 5V, é onde o sistema apresenta um menor erro médio. O tempo de acomodação é superior a 1 ms e há oscilação da tensão de saída, como já fora observado na Figura 15. É possível verificar que o compensador executa sua função, tentando corrigir o valor da tensão de saída para que se iguale à referência. Apesar de não atender às especificações, o compensador mostrou-se estável e conseguiu alguns resultados adequados, como nas proximidades de 0,42. Por esse motivo esse mesmo compensador será utilizado na obtenção das regras, a partir da teoria de conjuntos aproximados.

4.6 Obtenção do modelo aproximado do compensador PID

A partir dos dados provenientes das simulações do compensador PID apresentadas nas figuras 15 e 16 preparou-se a representação do conhecimento do sistema (50).

$$K = (U, \{\text{erro}, y_{-1}, y\}, \{\text{erro}, y_{-1}\}, dy) \quad (50)$$

Em seguida, montou-se uma tabela com os valores dos atributos do sistema: erro, saída y do controlador e saída anterior do controlador, y_{-1} , como mostra a Tabela 4.

Tabela 4 : Tabela dos atributos do modelo RS do controlador PID.

Amostras	erro	y_{-1}	y
1	0,66049	0	0,95
2	0,63725	0,95	0,95
...
...	0,054782	0,1959	0,46049
...	0,090021	0,46049	0,69203
...	0,11559	0,69203	0,86427
300

Os dados da Tabela 4 alimentaram o aplicativo ROSETTA na obtenção de regras para construção do modelo do controlador. O erro e a saída anterior, y_{-1} , foram escolhidos para ser os atributos de condição. A saída y atual foi o atributo de decisão do modelo criado. Utilizou-se a ferramenta “Discretize” do programa para particionar os atributos de condição em 5 classes de equivalência. Em seqüência utilizou-se um algoritmo baseado em algoritmos genéticos para calcular os redutos da base de conhecimento. Ao final do processo, obteve-se 25 regras, cujas respostas são estimativas dos valores da saída y atual para combinações de valores do erro e da saída anterior.

O resultado de cada uma das regras obtidas a partir do ROSETTA é um conjunto de possíveis valores para a saída y . Relembrando os conceitos da teoria RS, essa é uma situação normal, uma vez que o conhecimento sobre o sistema é expresso a partir de aproximações dos conjuntos dos valores de saída. Nestes casos, o procedimento recomendado em [17] para avaliar o valor adequado para a saída, é o uso de interpolação. Entretanto, neste trabalho utilizou-se uma técnica diferente. Calculou-se previamente a média dos possíveis valores de cada regra e esse valor médio foi atribuído diretamente à saída. Foi feita essa escolha com a intenção de se reduzir ao máximo a quantidade de cálculos a serem executadas pelo microcontrolador onde o modelo seria implementado. A interpolação de um valor exige uma combinação de somas, multiplicações e divisões dos valores dos atributos. Em microcontroladores de baixo desempenho, essas operações têm um elevado custo de

processamento, o que acaba por diminuir a velocidade de resposta do controlador. A utilização do valor médio, embora não proporcione uma otimização do resultado, permite que a atribuição do valor da saída seja feita de forma imediata, sem a necessidade de cálculos matemáticos.

O formato do conjunto final de regras é apresentado na Tabela 5.

Tabela 5 : Tabela de decisão do compensador PID usado no conversor Buck.

N. Regra	Condição:		Decisão:
	Se ($e_0 \leq \text{erro} < e_1$)	e ($y_0 \leq y_{-1} < y_1$)	Então: ($y = y_{\text{Médio}}$)
1	$-0,5 \leq \text{erro} < -0,01085$	$0 \leq y_{-1} < 0,32229$	$y = 0,23469$
...
12	$-0.01085 \leq \text{erro} < -0.00001$	$0,32229 \leq y_{-1} < 0,42913$	$y = 0,37185$
...
25	$0.03746 \leq \text{erro} < 0,5$	$0,52326 \leq y_{-1} < 0,62144$	$y = 0,61223$

4.6.1 Simulação do modelo obtido

O conjunto de regras da Tabela 5 foi empregado em uma simulação da malha de controle utilizando blocos do Simulink. A Figura 18 apresenta o diagrama de blocos do modelo criado.




Figura 17: Modelo de simulação em Simulink do controlador RS.

Os blocos da Figura 17 foram programados para que apresentassem uma taxa de amostragem de 30kHz, equivalente a que será usada no protótipo criado com o microcontrolador. O controlador aproximado desenvolvido foi submetido a uma variação de referência, providenciada pelo bloco Random Number, como mostra a Figura 17. O resultado da simulação é apresentado pela Figura 18.




Figura 18: Comportamento do modelo RS do controlador PID. A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,2 PU/div; Eixo X: 5 ms/div).

Observa-se que para valores de referência muito distantes de 0,4167, equivalente a uma tensão de 5V, o controlador não consegue fazer com que o conversor acompanhe a referência. Já no intervalo de 5 a 20 ms, quando a referência assume valores próximos de 0,4167, o compensador RS consegue ajustar a tensão V_{out} em níveis que proporcionam menor erro, ainda que haja uma oscilação na tensão de saída.

O resultado da simulação apresentado pela Figura 18 tem semelhança com o da Figura 16, que representa o comportamento do regulador PID original. Isso é interessante, pois trata-se de um modelo desse controlador e é esperado que ambos apresentem desempenhos semelhantes.

Ainda que o controlador RS desenvolvido não tenha conseguido contemplar as restrições de controle propostas na seção 4.5, ele mostrou-se fiel ao compensador PID original, o que significa que a modelagem está adequada. Por esse motivo, o modelo RS do controlador PID foi implementado em um protótipo, a fim de se avaliar o desempenho do controlador em um sistema real.

4.7 Construção do protótipo do conversor Buck

Na seção 4.6, os resultados das simulações exibidos mostraram o desempenho de um controlador RS em um ambiente onde os valores trabalhados eram tratados como números reais, com grande precisão numérica. Adicionalmente, constatou-se que é possível controlar o conversor Buck com um algoritmo baseado na teoria dos conjuntos aproximados.

Entretanto, o objetivo dessa seção é estudar o desempenho do controlador em um ambiente computacional restrito, onde os valores devem ser representados com precisão de 8 bits e há limitações no tempo de execução das operações. Para se alcançar essa meta, implementa-se um conversor Buck e seu sistema de controle. Esses tópicos serão apresentados a seguir.

O circuito da Figura 19 foi utilizado para a montagem de uma plataforma de ensaios para o conversor Buck.




Figura 19: Esquema elétrico do conversor Buck projetado.

Adicionou-se ao circuito da Figura 19 o *driver* IR2110 responsável pelo disparo do transistor M1 e o microcontrolador MC68HC908QT2 [18]. Utilizou-se o microcontrolador para a programação do algoritmo de controle elaborado a partir da teoria dos conjuntos aproximados.

4.7.1 Circuito de realimentação

O circuito da Figura 19 representa apenas a parte de potência do conversor. O circuito completo conta ainda com os blocos de controle e de realimentação. Para fechar a malha de controle e realimentar o compensador é necessário obter-se uma amostra da tensão de saída a fim de se calcular o erro e determinar a saída y adequada. Os mecanismos de condicionamento usados para leitura de sinais de tensão de amplitude superior aos limites do conversor AD usado podem, como citado em [9], ocasionar imprecisões nas medições.

Aparentemente, o modo mais simples de se reduzir o valor de uma determinada tensão é por meio de um divisor resistivo. Essa solução, apesar de simples e direta, resulta em uma perda de resolução na medição. O conversor utilizado tem resolução de 8 bits em uma escala de 0 a 5V. Isso significa que a escala foi dividida em 256 valores e o menor incremento do conversor é de 0,01953V.

Se a idéia do divisor resistivo é aplicada ao sinal V_{out} , que pode assumir valores entre 0 e 12V, essa escala deveria ser comprimida 0,4167 vezes, para ser representada entre 0 e 5V. O problema de se fazer essa compressão é que o menor incremento do conversor na escala comprimida representa um total de 0,04687V na escala real, de 0 a 12V. Isso representa um aumento de 2,4 vezes no erro de quantização.

A Figura 20 mostra que uma derivação da linha V_{out} é usada para a realimentação da malha de controle. O circuito da Figura 20 é usado para condicionar a tensão de saída aos níveis de tensão suportados pelo microcontrolador usado. A linha V_{out_in} representa o sinal

que é aplicado ao conversor AD após passar pelo circuito de condicionamento. Para não promover um aumento no erro de quantização, não foi feita a compressão da escala com um divisor resistivo. A idéia do circuito da Figura 20 é promover um deslocamento da tensão a ser medida, de forma que a faixa de 0 a 5V do conversor AD englobe o valor esperado para a tensão de saída.




Figura 20: Circuito de condicionamento do bloco de realimentação.

A fim de atender a meta de simplicidade e economia do projeto, optou-se pelo deslocamento da faixa de conversão utilizando diodos zener. O diodo D6 é um zener de 2,7V. Colocado em série com a tensão V_{out} ele promove a subtração de 2,7V da amostra da tensão de entrada. Com esse artifício, para valores de V_{out} menores que 2,7V, a tensão de entrada do conversor A/D, V_{out_in} , é 0. Para valores entre 2,7 e 7,8V, D6 conduz normalmente e V_{out_in} acompanha linearmente as variações de V_{out} . Quando V_{out} assume valores superiores a 7,8V o diodo D5 grampeia a tensão de entrada em 5,1V, impedindo que uma tensão elevada em V_{out} supere o limite de entrada do conversor analógico/digital utilizado. O capacitor C14 é usado para impedir que eventuais ruídos provocados pelo chaveamento do conversor interfiram no processo de digitalização da tensão. A Figura 21 esboça de forma gráfica a relação entre as tensões V_{out} e V_{out_in} da Figura 20.




Figura 21: Relação entre a tensão de saída do conversor Buck, V_{out} , e a tensão de entrada do conversor AD, V_{out_in} .

A equação (51) mostra como se calcula o valor da tensão aplicada ao conversor A/D.

$$V_{out_in} = \left\{ \begin{array}{l} 0; \text{ para } V_{out} < 2,7 \\ V_{out} - 2,7; \text{ para } 2,7 < V_{out} < 7,8 \\ 5,1; \text{ para } V_{out} > 7,8 \end{array} \right\} \quad (51)$$

Essa estratégia possibilita que os valores de V_{out} entre 2,7 e 7,8V sejam convertidos para um dado digital com precisão de 8 bits. Como o valor de ajuste da tensão de saída é de 5V, essa faixa de trabalho atende adequadamente à condição nominal de operação, cobrindo também uma faixa de, aproximadamente, +/-50% em torno do ponto de operação.

4.7.2 Circuito de controle

O bloco de controle é responsável por incorporar o conhecimento modelado a partir da teoria dos conjuntos aproximados. Seu componente fundamental é um microcontrolador, onde segmentos de código representam as regras do modelo RS. O controlador utilizado deve conter ao menos um canal de conversão AD, um canal de PWM e memória flash e RAM para armazenar os programas e seus dados.

Para executar o algoritmo de controle utilizou-se um microcontrolador de 8 bits dotado de conversor A/D, memória Flash, RAM e temporizadores internos. O modelo escolhido foi o 68HC908QT2 da Freescale. Apesar de se tratar de um componente já em desuso e não recomendado para novos projetos, esse controlador foi escolhido por atender aos

requisitos do projeto e representar de forma apropriada a concepção de baixo custo e simplicidade.

O diagrama elétrico completo do circuito se encontra no Apêndice C.

O controlador utiliza uma fonte de *clock* externo de 32MHz, permitindo que os disparos na chave do conversor Buck sejam feitos a uma frequência de 31,25kHz utilizando um PWM com 8 bits de resolução. A Figura 22 traz o esquema das ligações do microcontrolador.




Figura 22: Esquema das ligações do microcontrolador utilizado.

O circuito à direita do controlador é utilizado para testes. Trata-se de uma entrada analógica que pode ser utilizada, por exemplo, para forçar o PWM a um determinado ciclo de trabalho e é usada exclusivamente para fins de depuração do programa e do conversor.

4.8 Implementação do algoritmo de controle

A implementação do modelo de um controlador aproximado no microcontrolador MC68HC908QT2 requer o desenvolvimento de uma biblioteca base, contendo os recursos necessários para a construção do modelo. A biblioteca criada foi chamada de RST_BIOS, uma alusão a *Rough Sets Theory Basic Input Output System*. Esse arquivo sintetiza um conjunto de funções elaboradas para otimizar o processamento de informações a partir da teoria dos conjuntos aproximados. Pode-se dizer que 80% das funcionalidades do controlador estão reunidas na biblioteca RST_BIOS. Os demais recursos do controlador são usados nos sistemas de conversão analógico-digital, nos temporizadores e no controle do fluxo de dados.

A listagem completa do código utilizado no protótipo se encontra no Apêndice D.

O programa principal é responsável por configurar os sub-sistemas que serão usados e por cadenciar a execução das operações. Após a etapa de configuração inicial do microcontrolador, inicia-se o laço principal do programa que engloba a seqüência de operações que serão realizadas a fim de promover o controle da tensão de saída, V_{out} . O fluxograma da Figura 23 mostra os passos do programa principal da plataforma desenvolvida.




Figura 23: Fluxograma do programa principal.

A Figura 23 mostra que o primeiro procedimento executado pelo programa é desabilitar todas as interrupções. Em seguida os modos de operação da CPU, do conversor AD, do PWM e do controlador RS são configurados. Somente quando o sistema já está preparado para operar é que as interrupções são reabilitadas, iniciando o processo de temporização do PWM com um valor padrão. Não serão exploradas de forma mais intensa as

rotinas de inicialização, pois essas têm apenas a função de preparar as condições iniciais do microcontrolador para a execução do algoritmo de controle.

A primeira tarefa do controlador, assim que é executado o laço principal, é dar início à leitura da tensão de saída do conversor Buck. O conversor AD do microcontrolador foi preparado para gerar uma interrupção quando a conversão estiver pronta.

A avaliação do controlador é sempre feita a partir do valor previamente convertido da tensão V_{out} . Desta maneira, a primeira execução da sub-rotina RS_SYS, que representa o controlador modelado, é feita a partir de um conjunto de condições iniciais carregados pela função RS_INIT. Depois de executado o procedimento de controle, o programa aguarda que a conversão da tensão V_{out} seja completada para que seja atualizado o valor da variável correspondente. O do laço principal recomeça assim que a temporização do PWM é concluída, marcando o encerramento do ciclo.

Observa-se que a entrada na sub-rotina do sistema RS é dependente da disponibilidade do valor convertido da tensão de saída V_{out} . Toma-se essa precaução para que os cálculos sejam sempre executados em relação ao valor recém amostrado da tensão de saída. Isso evita que seu valor mude durante o processamento do controle. No fluxograma da Figura 24 é apresentada a seqüência de operações realizadas pelo controle.




Figura 24: Fluxograma da rotina de controle baseado em conjuntos aproximados.

Nota-se que a estrutura do controlador RS é bastante sucinta. A sub-rotina de buscar a regra adequada aos parâmetros de entrada é detalhada no fluxograma da Figura 25. Quando o próximo valor da saída y já tiver sido determinado pela regra correspondente, seu valor é armazenado em um registro para ser programado no módulo PWM no momento adequado.

A fim de simplificar o programa de controle o cálculo do erro da malha de controle foi suprimido. Como trata-se de um conversor Buck com saída fixa em 5V, o valor da tensão de referência é sempre o mesmo, de forma que o valor do erro depende exclusivamente da tensão

de saída. O valor da referência adotada para o compensador deve estar de acordo com o circuito de aquisição e condicionamento.

Para $V_{out}=5V$ a tensão na entrada do conversor será de 2,3V. Seu equivalente digital de 8 bits é 118, uma vez que a conversão é escalonada de 0 a 5V. Portanto, o valor interno de referência, Ref, deve ser 2,3V, ou seja, 118 unidades de quantização do conversor A/D de 8 bits.

O erro do sistema é calculado a partir da diferença entre a tensão de saída e o valor da referência, como mostrado em (52).

$$\text{erro} = \text{Ref} - V_{out} \quad (52)$$

A partir da expressão (52) faz-se a correlação entre a tensão lida pelo conversor AD e o valor do erro correspondente, eliminando uma etapa de cálculo do programa, como apresentado em (53).

$$\left(\text{erro}_{\text{inf}} \leq \text{erro} < \text{erro}_{\text{sup}} \right) \rightarrow \left(\text{Ref} - \text{erro}_{\text{sup}} \leq V_{out} < \text{Ref} - \text{erro}_{\text{inf}} \right) \quad (53)$$

Para a busca da regra adequada, além do erro utiliza-se também a saída anterior do sistema de controle, y_{-1} . Seu valor é obtido a partir de um registro do controlador alocado para essa função. A avaliação da pertinência das regras é feita comparando-se os valores atuais do erro e de y_{-1} com os limites de cada regra. As regras são elaboradas no formato mostrado em (54).

$$\text{Se } \left(V_{out_{\text{inf}}} \leq V_{out} < V_{out_{\text{sup}}} \right) \text{ e } \left(y_{-1_{\text{inf}}} \leq y_{-1} < y_{-1_{\text{sup}}} \right) \text{ então } \left(y = y_{\text{Médio}} \right) \quad (54)$$

A Figura 25 mostra o fluxograma da sub-rotina de busca de regras, sem o cálculo do erro.




Figura 25: Fluxograma da sub-rotina de busca de regras.

O fluxograma da rotina de busca de regras mostra que há uma organização em forma de tabela dos parâmetros das regras. Realmente, para implementação em sistemas microcontrolados, uma série de comparações com valores distintos aproveita de forma mais

eficiente os recursos do processador se for organizada em forma de uma tabela. Desta maneira os valores das comparações pode ser acessados por meio de ponteiros e registros indexadores.

Os fluxogramas das figuras 23, 24 e 25 representam a estrutura básica do controlador RS desenvolvido. Vale destacar que em nenhum dos algoritmos apresentados foi necessária a utilização de cálculos matemáticos complexos para a determinação da saída de controle do processo. Há ainda outros procedimentos que também são executados pelo controlador durante o ciclo de varredura do programa principal. Eles são as rotinas de interrupção do conversor AD e do temporizador do PWM. Essas funções são fundamentais para o funcionamento do programa, mas não possuem um elevado grau de complexidade.

Durante a rotina de interrupção do conversor AD o valor da tensão V_{out} recém convertido é lido e armazenado em um registro temporário. O pedido de interrupção do conversor é zerado e o registro que indica o estado do sistema é atualizado para indicar que a conversão está pronta. O conversor fica então pronto para ser reiniciado pelo laço do programa principal. A leitura da tensão V_{out} será utilizada assim que a subrotina de busca de regras for executada.

O pedido de interrupção do temporizador do bloco PWM ocorre toda vez que o se atinge o período referente à frequência configurada para o bloco. A sub-rotina de atendimento à interrupção faz a atualização da largura do pulso do próximo ciclo utilizando o valor da variável correspondente à saída y . Atualiza-se também o registro de controle do estado do sistema, a fim de indicar que um ciclo do PWM foi concluído.

4.9 Resultados experimentais

A partir dos fluxogramas apresentados na seção 4.8 foi feita a programação do microcontrolador MC68HC908QT2. A plataforma de testes do conversor Buck apresentado em 4.7 foi utilizada para execução de ensaios práticos do conversor e do controlador desenvolvidos.

A partir dos resultados fornecidos pelo programa ROSETTA, elaborou-se um conjunto de regras com 9 condições de operação para descrever o funcionamento do compensador utilizado. O controle conseguiu manter o valor médio da tensão de saída próximo a 5V, porém a oscilação entre o pico máximo e mínimo mostrou-se muito elevada, chegando a atingir 2V em algumas condições.

Foi feita então uma análise da operação do conversor no intuito de se determinar o motivo pelo qual este apresentou oscilação elevada na tensão de saída. Observou-se que as regras utilizadas apresentavam uma diferença elevada em relação aos valores atribuídos à saída y , além de classificar com pouca precisão as variações do erro. Isso fazia o sistema tomar atitudes extremas para variações sutis no erro.

A alternativa encontrada para contornar essa situação foi o aumento do número de classes disponíveis. Os dados, outrora divididos em 3 classes de discretização, foram analisados utilizando-se 5 classes. Isso resultou na obtenção de 25 regras capazes de reproduzir o comportamento do sistema com mais suavidade. Em ensaios realizados em laboratório a saída do conversor mostrou-se mais estável e sua oscilação reduziu consideravelmente. A Figura 26 apresenta o resultado do teste feito com o conversor operando com 25% de sua capacidade ($R=10\Omega$). O canal 1 representa a tensão de saída do conversor. O canal 2 representa o sinal de controle do transistor M1.




Figura 26: Tensão de saída com carga de 10Ω (Canal 1: Tensão de saída 1V/div; Canal 2: Sinal de comando do MOSFET, 2V/div; 200us/div).

A medição revela que o valor médio se mantém em 5V, apresentando variações de $\pm 0,32V$, como mostra a Figura 26. Pela figura, nota-se que em regime permanente o valor médio da tensão de saída está próximo dos 5V, que é o valor nominal do conversor projetado.

A tensão de saída é novamente apresentada na Figura 27 em outra escala de tempo. Consta-se nessa figura, com maior clareza, a oscilação existente na tensão de saída, que tem uma frequência aproximada de 1100 Hz ($R=10\Omega$).




Figura 27: Tensão de saída com carga de 10Ω (1V/div, 1 ms/div).

A Figura 28 mostra em detalhe a atuação do algoritmo de controle no sentido de alterar a largura do pulso de comando da chave, para compensar a oscilação na tensão de saída.




Figura 28: Detalhe da alteração da largura do pulso aplicado à chave (Canal 1: Tensão de saída 1V/div; Canal 2: Sinal de comando do MOSFET, 2V/div; 200us/div).

Percebe-se que, com a redução da tensão de saída o sistema de controle aumenta a quantidade de energia fornecida ao conversor.

Em operação a cerca de meia carga a oscilação da tensão de saída é maior, chegando a 10% do valor nominal, como pode ser observado na Figura 29 ($R=4,7\Omega$).




Figura 29: Tensão de saída com carga de $4,7\Omega$ (Canal 1: Tensão de saída, 1V/div; Canal 2: Sinal de comando do MOSFET, 2V/div; 200us/div).

Os resultados apresentados mostram que, apesar de incorporar valores alternados somados à tensão de saída, o conversor se mantém estável em regime permanente e o sistema de controle se esforça para manter a tensão de saída em 5V. É possível perceber, pela variação dos pulsos de comando do MOSFET, que o sistema de controle tenta corrigir a oscilação na tensão de saída.

A Figura 30 re-apresenta a tensão de saída em outra escala temporal, onde se observa a oscilação nela existente com maior facilidade ($R=4,7\Omega$).




Figura 30: Tensão de saída com carga de $4,7\Omega$ (1V/div, 1 ms/div).

Foram realizados também testes de comutação de cargas a fim de averiguar se o compensador RS poderia estabilizar perturbações provocadas pela variação da carga do conversor. A Figura 31 apresenta o resultado do ensaio ($R_{\text{inicial}} = 100\Omega$, $R_{\text{final}} = 7,6\Omega$).




Figura 31: Variação da carga do conversor de 100Ω para $7,6\Omega$ (Canal 1: Tensão de saída, 1V/div; Canal 2: Sinal de comando do MOSFET, 2V/div; 100 ms/div).

A Figura 31 mostra que o compensador é capaz de estabilizar o conversor após uma mudança súbita na carga. A parte inicial da figura corresponde a uma carga de 100Ω . Percebe-se que há um erro de cerca de $0,1V$ na tensão de saída, porém não há oscilação. A partir da metade do oscilograma a carga utilizada passou a ser de $7,6\Omega$. Nota-se que houve oscilação da tensão de saída, de forma semelhante à que foi observada para cargas de 10 e $4,7\Omega$.

A Figura 32 mostra como se comporta o sistema de controle diante da rejeição de carga. Inicialmente o conversor fornece energia para uma carga de $7,6\Omega$, passando em seguida para uma carga de 32Ω ($R_{\text{inicial}} = 7,6\Omega$, $R_{\text{final}} = 32\Omega$).




Figura 32: Variação da carga do conversor de $7,6\Omega$ para 32Ω (Canal 1: Tensão de saída, $1V/div$; Canal 2: Sinal de comando do MOSFET, $2V/div$; $100\text{ ms}/div$).

A Figura 32 mostra que, diante da rejeição de carga, o controlador aproximando também é capaz de manter a estabilidade da tensão de saída.

O tempo de acomodação do sistema real mostrou-se ligeiramente maior do que o projetado, que deveria ser de 1 ms . A Figura 33 mostra que o sistema se acomoda em 4 ms com carga de 10Ω .




Figura 33: Transitório de acomodação com carga de 10Ω (Canal 1: Tensão de saída, 2V/div; Canal 2: Sinal de comando do MOSFET, 2V/div; 500us/div).

Nota-se que o tempo de acomodação e o sobre-sinal para carga de 10Ω são superiores aos especificados pelo projeto. O sistema se acomoda em aproximadamente 4 ms com cerca de 75% de sobre-sinal. A Figura 34 apresenta o comportamento do sistema durante uma partida com carga nominal ($R=2,5\Omega$).




Figura 34: Transitório de acomodação com carga de $2,5\Omega$ (Canal 1: Tensão de saída, 2V/div; Canal 2: Sinal de comando do MOSFET, 2V/div; 500us/div).

Desconsiderando-se as oscilações da tensão de saída, com a carga nominal de $2,5\Omega$, o sistema atinge a referência em, aproximadamente, 1 ms, com cerca de 40% de sobre-sinal como mostrado na Figura 34. Esses valores estão mais coerentes com as especificações do projeto do compensador, o que é justificável, uma vez que nesse ensaio o conversor foi testado com sua carga nominal. Entretanto, observa-se que a oscilação da tensão de saída é maior do que com carga de 10Ω .

A Figura 35 mostra as formas de onda da tensão entre *gate* e fonte do MOSFET e entre dreno e fonte com uma carga de $2,5\Omega$.




Figura 35: Detalhe da comutação do MOSFET com carga de $2,5\Omega$ (Canal 1: Tensão V_{gs} do MOSFET, 2V/div; Canal 2: Tensão V_{ds} do MOSFET, 5V/div; 10µs/div).

A Figura 35 mostra a comutação da chave usada no protótipo. Percebe-se que quando o interruptor se abre há um pico de alta tensão sobre o MOSFET. Esse pulso ocorre por se tratar da comutação de uma carga indutiva. Todavia, os valores atingidos não são prejudiciais ao interruptor. O diodo posicionado junto ao indutor tem a função de desviar essa descarga a fim evitar danos à chave e proporcionar um melhor aproveitamento da energia da fonte.

Apresenta-se na Figura 36 as tensões de entrada, V_{in} e de saída, V_{out} do conversor, quando este atua sobre uma carga de $4,7\Omega$.




Figura 36: Tensão de entrada, V_{in} e de saída, V_{out} , do conversor com carga de $4,7\Omega$ (Canal 1: Tensão de saída, 1V/div; Canal 2: Tensão V_{in} , 2V/div; 50us/div).

Observa-se que a tensão de entrada, V_{in} , se altera quando a tensão de saída, V_{out} , oscila em torno de seu valor nominal de 5V. Essa alteração é promovida pelo sistema de controle que atua na chave M1 a fim de estabilizar a tensão de saída em 5V.

4.10 Modelagem do compensador PID usando dy

Alguns autores que tratam em seus trabalhos do desenvolvimento de controladores usando lógica *Fuzzy*, [19], [20], [21], usam como parâmetros de entrada o erro entre o valor de saída e a referência e a variação do erro atual em relação ao erro anterior. Com essas duas variáveis são feitas as análises e as regras de controle. Observa-se também que é comum a utilização de um incremento na saída, dy , ao invés de inferir diretamente o valor da saída y . Tendo em vista a semelhança existente entre a lógica *Fuzzy* e a teoria dos conjuntos aproximados, decidiu-se estudar um novo modelo RS para o compensador PID.

No novo modelo proposto os atributos de condição continuam sendo o erro e a saída anterior do compensador, y_{-1} . No entanto, o atributo de decisão utilizado foi a variação do ciclo de trabalho do PWM, dy , como mostra a expressão de representação do conhecimento (55). O cálculo da saída é dado por (56).

$$K = (U, \{\text{erro}, y, y_{-1}, dy\}, \{\text{erro}, y_{-1}\}, dy) \quad (55)$$

$$y = y_{-1} + dy \quad (56)$$

A obtenção das regras que descrevem o modelo seguiu o mesmo procedimento usado na seção 4.6, porém desta vez utilizou-se um número menor de classes de discretização. Os dados foram particionados em 3 classes, resultando em um total de 9 regras. A Tabela 6 apresenta o formato da tabela de decisão que representa o conhecimento sobre o controlador modelado.

Tabela 6 : Tabela de decisão do compensador usado no conversor Buck.

Número da regra	Se ($e_0 \leq \text{erro} < e_1$)	e ($y_0 \leq y_{-1} < y_1$)	Então: ($y = y_{-1} + dy$)
1	$0.02132 \leq \text{erro} < 0.5$	$0.55374 \leq y_{-1} < 1$	$dy = 0.007567$
2	$-0.5 \leq \text{erro} < -0.00294$	$0.39819 \leq y_{-1} < 0.55374$	$dy = -0.06781$
...
9	$-0.00294 \leq \text{erro} < 0.02132$	$0.39819 \leq y_{-1} < 0.55374$	$dy = 0.009915$

Em função do formato adotado para a saída do compensador, é necessário utilizar uma estrutura para efetuar a adição do complemento dy calculado. A Figura 37 mostra como esse recurso foi construído a partir dos blocos do Simulink.




Figura 37: Bloco criado para somar o incremento dy à saída do compensador.

A Figura 38 apresenta a resposta do sistema controlado à uma entrada do tipo degrau, ajustada para uma tensão equivalente a 5V na saída e com o conversor operando com meia carga.




Figura 38: Comportamento do modelo RS do controlador PID usando incremento dy . A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,5 PU/div; Eixo X: 1 ms/div).

Observa-se na Figura 38 que o tempo de acomodação do sistema compensado é de 3,5 ms e há um sobre-sinal de quase 100% do valor da referência. Esses dois comportamentos indicam que o controlador não consegue representar com exatidão o compensador PID original. Analisando o trecho do gráfico entre 3 e 6 ms, nota-se que pequenos valores de dy provocam uma variação abrupta da saída y . Grandes variações em y resultam em oscilação na tensão de saída. A fim de tentar atenuar as oscilações de V_{out} decidiu-se utilizar um ganho menor do que 1 na estrutura da Figura 37. Com uma atenuação da contribuição dy o controlador tende a ficar mais lento. Espera-se que essa medida resulte também na redução do sobre-sinal e da oscilação em regime permanente.

A Figura 39 apresenta o resultado obtido com a simulação do controlador utilizando uma atenuação de $\frac{1}{200}$ na contribuição de dy .




Figura 39: Resposta do sistema utilizando uma atenuação de 200 vezes. A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,1 PU/div; Eixo X: 1 ms/div).

A atenuação inserida no circuito somador realmente promoveu uma alteração na dinâmica do sistema. Observa-se que o pico máximo reduziu-se a menos de 5% do valor de referência e o tempo de acomodação aumentou para 16 ms. Percebe-se que a oscilação na tensão de saída foi reduzida.

Essa simulação mostra que é possível promover modificações na dinâmica do sistema modelado sem a necessidade de se modificar o conjunto de regras. A atenuação do sinal do controlador, como esperado, reduziu o sobre-sinal e eliminou a oscilação em regime permanente. Em compensação, o tempo de acomodação foi fortemente prejudicado. Não é possível melhorar todos os parâmetros do controlador apenas com a alteração do ganho, uma vez que o conjunto de regras usado é dotado de poucos intervalos de discretização, resultando em uma aproximação imprecisa do sistema original.

Em um sistema com mais regras, é possível conseguir um resultado tão bom quanto o apresentado na Figura 39 usando uma atenuação menor, reduzindo a perda de velocidade do controlador.

De modo geral, ao comparar os resultados obtidos com a modificação proposta, em relação aos resultados experimentais da seção 4.9 e do modelo da seção 4.6, nota-se que houve uma redução na amplitude da oscilação da tensão de saída. Entretanto, sem a adoção da atenuação de 200 vezes, o sobre-sinal do modelo usando o incremento dy é maior do que o do sistema original.

4.11 Modelagem do compensador PID usando erro, δ erro e dy

Os resultados apresentados na seção 4.10 mostraram que foi possível reduzir a amplitude da oscilação presente em regime permanente com uma mudança nos parâmetros do controlador. A fim de tornar o modelo RS do compensador mais próximo das proposições encontradas na literatura, [19], [20], [21], desenvolveu-se um modelo que utiliza como parâmetros de controle o erro e sua variação em relação ao ciclo de varredura anterior, chamado de δ erro (53). Adotou-se ainda o incremento dy na saída como forma de atuar na malha de controle.

A seção 4.10 mostrou também que a redução da quantidade de regras utilizadas na modelagem pode provocar uma queda na qualidade do modelo, pois reduz-se o número de classes de discretização disponíveis para elaboração das aproximações. Por esse motivo, procurou-se também aumentar a resolução das partições usadas na modelagem. Para isso, os dados foram discretizados em 5 classes. A expressão (58) exprime formalmente o conhecimento extraído do sistema.

$$\delta\text{erro} = \text{erro} - \text{erro}_{-1} \quad (57)$$

$$K = (U, \{\text{erro}, \text{erro}_{-1}, \delta\text{erro}, y, y_{-1}, dy\}, \{\text{erro}, \delta\text{erro}\}, dy) \quad (58)$$

As informações da base de conhecimento, apontada em (58), foram utilizadas pelo programa ROSETTA para a obtenção de 25 regras que modelam o comportamento do compensador PID de acordo com os parâmetros do erro e de sua variação. O comportamento do novo controlador é apresentado na Figura 40. O sistema foi submetido a uma entrada de referência em degrau, com valor de 0,42, correspondente a uma tensão de 5V. O conversor foi simulado com 50% de sua carga nominal. Não foi utilizado nenhum valor de atenuação para o incremento dy .




Figura 40: Resposta do controlado RS a uma entrada degrau. A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,1 PU/div; Eixo X: 2 ms/div).

A simulação mostra que o compensador conseguiu impor uma resposta mais suave ao sistema, com sobre-sinal quase nulo. Em consequência, o tempo de acomodação foi prejudicado. Com o controlador proposto a tensão V_{out} se estabiliza em 8 ms. Nota-se que ainda há uma oscilação na tensão de saída, porém sua amplitude é inferior a 1,2V.

Pode-se perceber que o traçado da saída dy apresenta uma certa oscilação. Destaca-se o fato de que, mesmo nos instantes iniciais, quando o erro é elevado e positivo, o conjunto de regras assume que em determinados instantes a saída deve ser reduzida. Isso contribui fortemente para que o tempo de acomodação desse sistema tenha sido tão alto em relação ao modelo proposto. Apesar de não ser um procedimento pertinente à teoria dos conjuntos aproximados, será feita uma tentativa de ajuste do conjunto de regras usados na construção do compensador.

4.11.1 Ajuste do compensador PID aproximado

A Figura 40 mostra que, em determinados instantes, a saída dy do controlador assume valores que não são condizentes com o comportamento esperado do sistema. Será proposto então um procedimento de ajuste do compensador, com a finalidade de proporcionar uma melhoria no comportamento dinâmico do modelo. A Tabela 7 apresenta um conjunto de 8

regras do modelo selecionadas a partir das 25 obtidas por meio do aplicativo ROSETTA. As regras fornecidas pelo aplicativo têm como resultado um conjunto de possíveis valores. Como descrito na seção 4.6, utilizou-se a média dos valores propostos como valor de saída das regras. As expressões selecionadas na Tabela 7 são regras fornecidas pelo programa que apresentam algumas incoerências em sua saída.

Tabela 7 : Regras do modelo obtidas a partir do aplicativo ROSETTA.

Número da regra	Se ($e0 \leq \text{erro} < e1$)	e ($\delta e0 \leq \delta \text{erro} < \delta e1$)	Então: ($y = y_{-1} + dy$)
1	$0,03746 \leq \text{erro} < 1$	$-1 \leq \delta \text{erro} < -0,00902$	$dy = -0,095724118$
2	$0,03746 \leq \text{erro} < 1$	$-0,00902 \leq \delta \text{erro} < -0,00271$	$dy = -0,03375$
3	$0,01615 \leq \text{erro} < 0,03746$	$-1 \leq \delta \text{erro} < -0,00902$	$dy = -0,140780909$
4	$0,01615 \leq \text{erro} < 0,03746$	$-0,00902 \leq \delta \text{erro} < -0,00271$	$dy = -0,031281538$
5	$-0,01085 \leq \text{erro} < -0,00001$	$0,01064 \leq \delta \text{erro} < 1$	$dy = 0,12388$
6	$-0,01085 \leq \text{erro} < -0,00001$	$0,00387 \leq \delta \text{erro} < 0,01064$	$dy = 0,038088333$
7	$-1 \leq \text{erro} < -0,01085$	$-1 \leq \delta \text{erro} < -0,00902$	$dy = 0,0966375$
8	$-1 \leq \text{erro} < -0,01085$	$0,00387 \leq \delta \text{erro} < 0,01064$	$dy = 0,036244$

Das linhas 1 até 4 encontram-se regras que relacionam um decréscimo na saída do controlador a uma condição de erro positivo. Normalmente, quando a diferença entre o valor de referência e a tensão de saída é positiva, a atitude tomada é no sentido de se fornecer mais energia à planta e não de reduzir sua excitação. No extremo oposto encontram-se as regras das linhas 5 a 8. As últimas regras da tabela representam situações em que a saída da planta está acima do valor esperado. Intuitivamente, a atitude a ser tomada é no sentido de se diminuir o parâmetro de controle. Entretanto, percebe-se que as regras propõem um aumento do ciclo de trabalho, conseqüentemente, da energia fornecida ao conversor.

Foi feita, então, uma alteração nos valores de saída das regras apresentadas na Tabela 7. Como os valores da saída foram obtidos pela média dos valores apresentados pelo ROSETTA, um valor com sinal aparentemente trocado pode significar que a contribuição dessa regra não é bem definida. Com um conjunto maior de pontos ou uma condição diferente de coleta dos dados, o valor potencialmente errôneo poderia convergir para um nível mais adequado. Por essa razão, o critério utilizado na alteração foi a multiplicação dos valores pela constante -0,1. Desta maneira, o sinal do incremento se inverte e a contribuição dessa regra

para o desempenho geral do sistema é diminuída. A Tabela 8 mostra como ficaram as regras após as alterações.

Tabela 8 : Regras modificadas para inversão do sinal.

Número da regra	Se ($e0 \leq \text{erro} < e1$)	e ($\delta e0 \leq \delta \text{erro} < \delta e1$)	Então: ($y = y_1 + dy$)
1	$0,03746 \leq \text{erro} < 1$	$-1 \leq \delta \text{erro} < -0,00902$	$dy = 0,0095724118$
2	$0,03746 \leq \text{erro} < 1$	$-0,00902 \leq \delta \text{erro} < -0,00271$	$dy = 0,003375$
3	$0,01615 \leq \text{erro} < 0,03746$	$-1 \leq \delta \text{erro} < -0,00902$	$dy = 0,0140780909$
4	$0,01615 \leq \text{erro} < 0,03746$	$-0,00902 \leq \delta \text{erro} < -0,00271$	$dy = 0,0031281538$
5	$-0,01085 \leq \text{erro} < -0,00001$	$0,01064 \leq \delta \text{erro} < 1$	$dy = -0,012388$
6	$-0,01085 \leq \text{erro} < -0,00001$	$0,00387 \leq \delta \text{erro} < 0,01064$	$dy = -0,0038088333$
7	$-1 \leq \text{erro} < -0,01085$	$-1 \leq \delta \text{erro} < -0,00902$	$dy = -0,00966375$
8	$-1 \leq \text{erro} < -0,01085$	$0,00387 \leq \delta \text{erro} < 0,01064$	$dy = -0,0036244$

A Figura 41 mostra o comportamento do sistema após as modificações.




Figura 41: Resposta do controlado RS modificado a uma entrada degrau. A escala vertical foi referenciada à tensão V_g de 12V (Eixo Y: 0,1 PU/div; Eixo X: 0,5 ms/div).

Observa-se que a tensão de saída se estabiliza em um tempo sensivelmente menor, de cerca de 2 ms. A oscilação na tensão de saída não sofre grandes alterações. É possível notar que o traçado correspondente à saída y do compensador não se estabiliza, provocando a oscilação na tensão do conversor.

A oscilação da saída é resultado do processo de discretização dos dados e só poderá ser removida com a reformulação das regras do modelo. Quando se particiona o conjunto universo em um certo número de classes de discretização, o conjunto de informações fica dividido e não há interseção entre seus subconjuntos [7]. Essa discretização faz com que a transição entre valores de uma partição para outra não seja suave. Essa falta de continuidade faz com que os níveis de comparação das regras também não sejam contínuos. Isso significa que existe um desnível entre as condições de sensibilização de regras adjacentes. Se o número de partições for elevado o bastante, o desnível entre as classes é menor. Isso resultaria em uma quantidade maior de regras, que descreveriam o comportamento do sistema original com um nível maior de detalhes e mais suavidade. Em consequência, o modelo tornar-se-ia menos aproximado.

4.12 Conclusão

Esse capítulo apresentou os passos seguidos para a construção de um protótipo do controlador baseado na teoria dos conjuntos aproximados. Fez-se uma introdução teórica a respeito do projeto de um conversor Buck e de um regulador PID para o mesmo.

A partir da simulação do sistema dinâmico composto pelo conversor e o regulador obteve-se uma amostra do conhecimento existente no compensador. Com esse conhecimento foram trabalhadas algumas abordagens para construção de controladores aproximados.

Construiu-se um protótipo do sistema projetado e foram feitos ensaios de desempenho. As medições mostraram que foi possível controlar a tensão de saída de um conversor Buck usando um compensador com tecnologia baseada na teoria dos conjuntos aproximados.

Mostrou-se ainda que com a teoria dos conjuntos aproximados foi possível desenvolver um controlador digital eficiente a partir de um sistema de custo reduzido, isto é, usando uma unidade de processamento de baixo desempenho.

5 CONVERSOR BOOST

5.1 Introdução

Neste capítulo será apresentado o funcionamento do conversor Boost. Serão apresentadas suas etapas de funcionamento e as equações que regem seu comportamento. O objetivo desse capítulo é evidenciar a não linearidade desse conversor.

5.2 O conversor Boost

O conversor Boost é um conversor utilizado para se obter uma tensão de saída superior à tensão de entrada. Assim como o Buck, trata-se de um circuito chaveado, onde um dispositivo semicondutor controla o fornecimento de energia à carga. A Figura 42 mostra o circuito básico de um conversor Boost.




Figura 42: Esquema elétrico de um conversor Boost.

Quando o circuito entra em funcionamento a tensão V_{in} faz circular uma corrente pelo indutor L passando pelo diodo D , de onde se divide para o capacitor C e para a carga R , como mostra a Figura 43.




Figura 43: Condição inicial do conversor. Condução da corrente com a chave aberta.

O fechamento da chave S interrompe o fornecimento de corrente através do diodo D, que se encontra reversamente polarizado em função da tensão V_R acumulada no capacitor, que fornece energia para a carga R. A bobina passa a conduzir a corrente da fonte através da chave S. A Figura 44 representa esse estado de condução.




Figura 44: Condução da corrente com a chave fechada.

Quando a chave S deixa de conduzir, a energia magnética acumulada no indutor força a manutenção do sentido da corrente I_L . A tensão sobre o indutor inverte sua polaridade, levando o potencial no anodo do diodo para o valor de $V_{in} + V_L$, como mostrado na Figura 45




Figura 45: Inversão da tensão sobre o indutor e elevação do potencial aplicado à carga.

Com a elevação da tensão no anodo do diodo D, o potencial na carga também se eleva, fazendo o capacitor se carregar com o novo nível de tensão. Esse procedimento eleva a tensão na carga, fazendo-a atingir um valor superior ao da tensão de alimentação, V_{in} . A próxima etapa é o fechamento da chave S, fazendo o circuito retornar à condição da Figura 44.

Em [2], [3] e [15], encontram-se mais detalhes sobre o funcionamento e equacionamento do conversor Boost.

5.3 Modelagem do conversor Boost

Por se tratar de um conversor CC-CC, espera-se que, para uma carga R constante, a corrente não varie. Assumindo que em regime permanente a corrente no indutor flui continuamente, a queda de tensão sobre ele será zero, de acordo com (59).

$$V_L = \frac{\Delta I_L}{\Delta T} \quad (59)$$

Os gráficos da Figura 46 mostram o comportamento esperado da tensão e corrente no indutor durante as etapas de funcionamento do conversor operando em modo contínuo.




Figura 46: Tensão e corrente no indutor em modo de condução contínua.

Em modo de condução contínua a corrente no indutor nunca atinge valor 0. Observe-se que o valor médio da tensão no indutor tende a zero quando o conversor opera em regime permanente, uma vez que o valor médio da corrente no indutor não se altera. Matematicamente, tem-se o valor médio da tensão dado pela expressão (60).

$$V_{in} \cdot T_{on} + (V_{in} - V_{out}) \cdot T_{off} = 0 \quad (60)$$

Dividindo-se os dois lados pelo tempo do ciclo, T, e reorganizando a expressão, encontra-se o valor do ciclo de trabalho nominal, D, como mostrado em (61).

$$\frac{V_{out}}{V_{in}} = \frac{T}{T_{off}} = \frac{1}{1-D} \quad (61)$$

A função de transferência que representa o comportamento do conversor Boost em função do ciclo de trabalho nominal D , da tensão de saída V_{out} , da indutância L , da capacitância C e da carga R é dada pela expressão (62) [22].

$$\frac{V_{out}(s)}{D(s)} = \frac{V_{out}}{D0.L_e.C} \frac{\left(1 - \frac{s.L_e}{R}\right) \left(s.R_c.C + \frac{R_c}{R+1}\right)}{s^2 + s \left(\frac{\frac{R_L}{D0^2} + \frac{R_c}{D0}}{L_e} + \frac{1}{C.R} \right) + \frac{\frac{R_L}{D0^2} + \frac{R_c}{D0}}{L_e.C.R} + \frac{1}{L_e.C}} \quad (62)$$

$$L_e = \frac{L}{(1-D)^2} \quad (63)$$

$$D0 = 1 - D \quad (64)$$

A expressão (62) incorpora também as contribuições das resistências parasitas do indutor, R_L e do capacitor, R_c . Esse sistema dinâmico apresenta dois zeros, um no semi-plano positivo, z^+ e outro no negativo, z^- . As expressões (65) e (66) mostram como se definem os zeros da função de transferência.

$$z^+ = \frac{(1-D)^2.R}{L} \quad (65)$$

$$z^- = \frac{1 + \frac{R_c}{R}}{R_c.C} \quad (66)$$

Nota-se que, para o zero do semi-plano esquerdo, sua caracterização é dependente exclusivamente dos valores dos elementos usados no conversor. Já para o zero do semi-plano direito, seu valor é dependente do ciclo de trabalho do conversor. Isso significa que, ao se tomar uma atitude de controle no sentido de estabilizar a tensão de saída do conversor, o modelo da planta se altera, exigindo uma compensação diferenciada e não linear.

5.4 Conclusão

Mostrou-se em detalhes as etapas de funcionamento do circuito do conversor elevador Boost.

Foram apresentadas as equações dinâmicas que descrevem seu comportamento. Observou-se que o conversor Boost não se comporta como um sistema linear em relação a variações no ciclo de trabalho do interruptor.

6 DESENVOLVIMENTO DE UM CONTROLADOR APROXIMADO PARA UM CONVERSOR BOOST

6.1 Introdução

A teoria dos conjuntos aproximados mostrou-se capaz de modelar um compensador PID a fim de manter estável a tensão de saída de um conversor Buck. Ainda que haja imperfeições nos modelos obtidos, demonstrou-se que é possível sintetizar um conjunto de regras que representam com certo grau de precisão, ou aproximação, o comportamento de um determinado sistema dinâmico.

Nessa seção apresenta-se a utilização da teoria dos conjuntos aproximados para a criação de um modelo de um controlador originalmente não linear, aplicado também à uma planta não linear.

6.2 Projeto do conversor Boost

Além do conversor Buck, a proposição de um controlador RS foi avaliada em um conversor CC-CC Boost e seu sistema de controle. As especificações do conversor são: tensão de entrada de 12V, tensão de saída de 24V, corrente de saída de 1A. Os procedimentos de cálculo apresentados em [15] e [16] foram utilizados para o dimensionamento dos componentes do circuito apresentado na Figura 47.




Figura 47: Esquema elétrico do conversor Boost projetado.

Encontram-se no Apêndice B os diagramas de blocos construídos para simulação do conversor Boost e de seu sistema de controle.

6.3 Projeto do compensador *Fuzzy*

Como o conversor Boost tem não-linearidades inclusas em seu modelo matemático, optou-se por efetuar seu controle utilizando-se um algoritmo *Fuzzy* Mamdani [12] e [22], que já tem se mostrado eficiente em aplicações envolvendo compensação de conversores chaveados [23].

O controlador desenvolvido possui duas entradas: o erro atual, e e a diferença entre o erro atual e o erro anterior, δe . Foram utilizadas 5 funções de pertinência para fuzificar as entradas, o que produziu 25 regras de inferência. A saída também foi defuzificada com 5 funções de pertinência. A Figura 48 mostra de forma gráfica as funções de pertinência usadas para fuzificar a variável erro.




Figura 48: Funções de pertinência da variável erro usada no controlador *Fuzzy*.

Observa-se que os limites em que o erro pode ser considerado zero são bastante estreitos. Essa faixa reduzida tem a intenção de aperfeiçoar o desempenho do compensador e permitir que o erro em regime permanente seja inferior a 5% do valor nominal. A Figura 49 apresenta as funções de pertinência usadas para a variável δe .




Figura 49: Funções de pertinência da variável δ erro do controlador *Fuzzy*.

Ao comparar as funções mostradas na Figura 48 com as da Figura 49 nota-se que os limites da variável δ erro são mais estreitos que os limites do erro. Isso se deve ao fato de que, exceto durante transitórios de comutação de carga ou ajuste da referência, a variação do erro é muito pequena em comparação com os valores absolutos do erro. As funções para fuzificação da saída são apresentadas na Figura 50.




Figura 50: Funções de pertinência da variável de saída, dy .

A combinação das duas variáveis, erro e δ erro, fuzificadas em 5 funções de pertinência cada, resulta em um conjunto de 25 regras de avaliação da saída. Um resumo das regras usadas no modelo é apresentado na Tabela 9.

Tabela 9 : Regras do controlador *Fuzzy*.

Número da regra	Se ($e0 \leq \text{erro} < e1$)	e ($\delta e0 \leq \delta \text{erro} < \delta e1$)	Então: ($y = y_1 + dy$)
1	$\text{erro} = \text{neg_g}$	$\delta \text{erro} = \text{neg_g}$	$dy = \text{neg_g}$
...
3	$\text{erro} = \text{zero}$	$\delta \text{erro} = \text{neg_g}$	$dy = \text{neg_p}$
4	$\text{erro} = \text{zero}$	$\delta \text{erro} = \text{neg_p}$	$dy = \text{neg_p}$
...
25	$\text{erro} = \text{pos_p}$	$\delta \text{erro} = \text{zero}$	$dy = \text{pos_p}$

O método de defuzificação usado foi o centróide, onde o valor da saída do controlador é determinado por meio de uma média ponderada dos valores das funções de pertinência da saída ativadas.

A Figura 50 mostra que os valores da saída foram limitados entre -1 e 1. A entrada do bloco PWM possui uma saturação que restringe o sinal entre 0,1 e 0,9. Percebe-se, então, que variações bruscas na saída podem produzir um comportamento errático do sistema, levando-o à instabilidade como mostra a Figura 51.




Figura 51: Desempenho do compensador sem a atenuação da saída. A escala vertical foi referenciada à tensão de referência de 24V (Eixo Y: 1 PU/div; Eixo X: 5 ms/div).

A simulação mostra que os valores da saída y provocam uma rápida variação na saída y do controlador, fazendo com que a entrada de comando do PWM oscile entre seus limites de saturação, impedindo que a tensão de saída se estabilize. Para evitar esse tipo de situação, a saída do controlador foi atenuada antes de ser processada pelo restante do sistema. Por tentativa e erro adotou-se uma atenuação de 800 vezes como sendo adequada para conferir estabilidade ao sistema, como mostra a Figura 52.




Figura 52: Comportamento do sistema com uma atenuação de 800 vezes e uma entrada de referência em degrau. A escala vertical foi referenciada à tensão de referência de 24V (Eixo Y: 0,2 PU/div; Eixo X: 5 ms/div).

A Figura 52 mostra que o sistema comportou-se mais suavemente após a adoção da atenuação. O tempo de acomodação foi de 40 ms e o erro em regime permanente é inferior a 5%, como desejado. Observa-se também que a saída y assume um comportamento monotônico, sem apresentar variações bruscas.

6.4 Obtenção do modelo aproximado do compensador *Fuzzy*

A partir dos dados da simulação do controlador *Fuzzy* aplicado ao conversor Boost, construiu-se uma base de conhecimento para representar o comportamento do controlador em termos de conjuntos aproximados. A fim de dar aos dois controladores as mesmas condições

de operação e permitir uma comparação de resultados, a base de conhecimento do controlador aproximado foi elaborada em cima das mesmas informações disponibilizadas ao regulador *Fuzzy*, como mostrado em (67).

$$K = (U, \{\text{erro}, \text{erro}_{-1}, \delta\text{erro}, y, y_{-1}, dy\}, \{\text{erro}, \delta\text{erro}\}, dy) \quad (67)$$

Utilizando o programa ROSETTA, os atributos de decisão, erro e δerro , foram particionados em 5 classes de discretização, originando um modelo com 25 regras. A Tabela 10 contém um resumo das regras obtidas.

Tabela 10: Conjunto de regras do modelo RS do controlador *Fuzzy*.

Número da regra	Se ($e_0 \leq \text{erro} < e_1$)	e ($\delta e_0 \leq \delta\text{erro} < \delta e_1$)	Então: ($y = y_{-1} + dy/800$)
1	$0.25776 \leq \text{erro} < 0.5$	$0.00035 \leq \delta\text{erro} < 1$	$dy = 0.531091169$
2	$0.06317 \leq \text{erro} < 0.25776$	$-0.00091 \leq \delta\text{erro} < -0.00024$	$dy = 0.315766545$
...
25	$-0.5 \leq \text{erro} < -0.00137$	$-0.00024 \leq \delta\text{erro} < -0.00005$	$dy = -0.036632444$

Assim como no controlador *Fuzzy* original, a saída dy do controlador RS também foi atenuada 800 vezes antes de ser adicionada à saída y anterior.

6.4.1 Simulação do modelo obtido

O conjunto de regras geradas pelo programa ROSETTA foi utilizado para implementação de um controlador RS usando blocos do Simulink. Os resultados da simulação do modelo são apresentados na Figura 53.




Figura 53: Desempenho do controlador RS modelado a partir do regulador *Fuzzy*. A escala vertical foi referenciada à tensão de referência de 24V (Eixo Y: 0,2 PU/div; Eixo X: 5 ms/div).

A simulação mostra que o compensador RS desenvolvido foi capaz de estabilizar a tensão de saída. O tempo de acomodação foi de 40 ms, com erro inferior a 5%. Ao se comparar a Figura 53 com a Figura 52, nota-se que existe uma grande semelhança entre elas. Isso indica que o desempenho do controlador *Fuzzy* foi corretamente copiado pelo controlador RS.

Para se verificar a robustez do controlador desenvolvido, simulou-se a adição súbita de carga ao compensador. A solicitação de mais corrente deve ocasionar um afundamento na tensão de saída. Espera-se que o controlador RS perceba o distúrbio e modifique o ciclo de trabalho do conversor a fim de compensar o efeito da adição de carga e estabilizar novamente a tensão de saída. O resultado da simulação é apresentado na Figura 54.




Figura 54: Comportamento do controlador RS diante de uma mudança na carga. A escala vertical foi referenciada à tensão de referência de 24V (Eixo Y: 0,2 PU/div; Eixo X: 10 ms/div).

Durante os primeiros 60 ms o compensador opera com metade de sua capacidade. Após 60 ms altera-se a carga do conversor para a carga nominal, provocando um distúrbio na malha de controle. A Figura 54 mostra que o controlador RS foi capaz de corrigir a alteração sofrida e estabilizou novamente a tensão de saída após 30 ms.

As simulações apresentadas com o comportamento do controlador RS mostram que o modelo desenvolvido mantém fidelidade ao controlador *Fuzzy* original. O controlador RS conseguiu manter a estabilidade da tensão de saída para o conversor Boost, que se caracteriza como uma planta não linear, de maneira similar ao seu compensador não linear.

Ressalta-se que as semelhanças entre a teoria dos conjuntos difusos de Zadeh [11] e a teoria dos conjuntos aproximados de Pawlak [7] podem ter facilitado a obtenção de um modelo fiel do controlador *Fuzzy*.

6.5 Conclusão

Esse capítulo apresentou a aplicação da teoria dos conjuntos aproximados na modelagem de um sistema de controle não linear. Utilizou-se como planta um conversor CC-CC do tipo Boost e como controlador um algoritmo usando lógica *Fuzzy*.

Mostrou-se que é possível usar a mesma metodologia para construção de controladores aproximados a partir de sistemas lineares ou não.

7 CONCLUSÃO GERAL

Esse trabalho apresentou um estudo da utilização da teoria dos conjuntos aproximados para a obtenção de controladores para conversores CC-CC. Apresentou-se os conceitos fundamentais da teoria idealizada por Pawlak e como utilizá-los na representação do conhecimento. Foram estudadas correspondências entre os parâmetros de sistemas de controle contínuos e sua utilização em sistemas de representação do conhecimento baseados na teoria dos conjuntos aproximados.

A fim de se verificar a possibilidade da utilização da teoria dos conjuntos aproximados para a modelagem de sistemas de controle digital utilizou-se um sistema de controle contínuo composto por um conversor Buck e um regulador PID. Projetou-se então um conversor Buck e um controlador PID para regulá-lo. Com base nos dados da simulação do sistema obteve-se um modelo aproximado do funcionamento do compensador PID.

O modelo aproximado do compensador PID foi estabelecido e utilizado na construção de um controlador digital para o conversor Buck. O controlador aproximado foi simulado e avaliado experimentalmente a partir de um protótipo construído.

Realizou-se também experimentos com sistemas não lineares. Um conversor Boost foi projetado e controlado por um controlador baseado em um algoritmo *Fuzzy*. A teoria dos conjuntos aproximados foi utilizada para obtenção de um modelo do controlador *Fuzzy* original. A partir do modelo obtido elaborou-se um controlador aproximado para o conversor Boost. Verificou-se que o comportamento do controlador *Fuzzy* foi reproduzido com sucesso pelo controlador RS desenvolvido.

O estudo desenvolvido mostrou que é possível utilizar a teoria dos conjuntos aproximados para desenvolver controladores para conversores estáticos. Foram utilizados ganhos que permitem executar pequenos ajustes no comportamento do compensador. Simulações dos sistemas projetados comprovaram que o controlador RS pode ser aplicado em sistemas lineares ou não de forma igualmente satisfatória.

A montagem do protótipo usando um microcontrolador de 8 bits revelou que os modelos obtidos a partir da teoria dos conjuntos aproximados podem ser implementados em sistemas com baixo poder computacional. Essa é uma vantagem interessante, pois permite atingir com dispositivos eletrônicos de baixo desempenho resultados semelhantes aos obtidos com equipamentos mais sofisticados. Essa redução do esforço computacional promove a

redução dos custos de implantação e da energia necessária para alimentar sistemas de controle digitais.

Observou-se que a qualidade dos modelos desenvolvidos tem forte relação com o processo de discretização empregado. As discrepâncias encontradas entre os resultados experimentais e as simulações computacionais sugerem ainda que a resolução dos conversores A/D utilizados também podem influenciar no desempenho do compensador desenvolvido.

Em trabalhos posteriores pode-se estudar maneiras de se otimizar o número de classes de discretização dos atributos, mantendo um certo nível de qualidade do modelo. Seria interessante estudar e avaliar o uso de uma metodologia que permitisse a criação dos controladores diretamente a partir da planta, sem a necessidade de se copiar o funcionamento de um compensador já existente.

Um estudo mais criterioso da relação existente entre os atributos utilizados pelo modelo e o desempenho do controlador pode ajudar a desenvolver sistemas mais robustos e versáteis, permitindo a utilização da teoria dos conjuntos aproximados em diversas aplicações.

Apêndice A

Conceituação matemática de conjuntos e relações

Este apêndice tem o objetivo de apresentar de forma detalhada alguns conceitos matemáticos importantes para a compreensão das definições utilizadas pela teoria dos conjuntos aproximados.

Definição: Conjunto

Um conjunto é uma coleção de objetos bem definida, onde os objetos sejam distinguíveis e definíveis. Chamam-se elementos os objetos componentes de um conjunto. Um conjunto pode ser composto por uma quantidade nula de elementos, sendo nesse caso denominado conjunto vazio e representado pelo símbolo \emptyset . É comum representar conjuntos por meio da discriminação de seus elementos entre chaves $\{ \}$, utilizando-se representação gráfica ou através da apresentação de uma regra que defina seus elementos.

Definição: Subconjunto

Dados os conjuntos U e A , A será um subconjunto de U se, e somente se, todo elemento de A for também elemento de U . Nestes casos, pode-se dizer que o conjunto A está contido no conjunto U . A notação utilizada é $A \subset U$. Em alguns casos a definição de um subconjunto pode abranger todos elementos do conjunto original, de forma que os dois conjuntos são iguais. Em tais condições pode-se dizer que o conjunto A está contido ou é igual a U , sendo representado simbolicamente por: $A \subseteq U$.

Definição: União e interseção ente conjuntos

A união entre dois conjuntos A e B é um terceiro conjunto C que contém todos os elementos de A e de B . $C = A \cup B$.

A interseção entre dois conjuntos A e B é um conjunto C composto por todos elementos que fazem parte tanto de A como de B . $C = A \cap B$.

As noções de união e interseção apresentadas aqui para dois conjuntos podem ser aplicadas para uma quantidade de “n” conjuntos. Dados os conjuntos A_1, A_2, \dots, A_n , a notação

do conjunto C resultante da união de todos os conjuntos, de A_1 até A_n é dada por: $C = \bigcup_{i=1}^n A_i$.

Definição: Relação

Uma relação é uma regra ou uma proposição que estabelece uma conexão entre dois ou mais objetos. O conceito de relação é bastante aplicado na teoria de conjuntos a fim de definir como elementos de um conjunto se relacionam entre si ou entre elementos de outros conjuntos.

Neste estudo são utilizadas com mais frequência relações entre dois conjuntos, chamadas de relações binárias, porém podem ser estabelecidas relações entre quaisquer quantidades de conjuntos, sendo nesses casos denominadas relações n-árias.

A definição de uma relação pode ser feita pela descrição das propriedades da relação ou pelos resultados que define.

Definição: Relação binária em um conjunto

Dado um conjunto universo $U = \{u_1, u_2, \dots, u_n\}$ com n elementos, uma relação binária R em U , é um subconjunto do espaço cartesiano definido por $U \times U$, e é representada por um conjunto de pares ordenados de elementos de U : $U R U = \{(u_a, u_b), (u_c, u_c) \dots (u_m, u_n)\}$.

Uma relação binária R em um conjunto U pode ser classificada como:

Reflexiva se $(u R u)$ para todo $u \in U$

Irreflexiva se $\exists u \in U \mid (u, u) \notin R$

Anti-Reflexiva se $\nexists u \in U \mid (u, u) \in R$, para nenhum $u \in U$

Identidade se for Reflexiva e se $(u_1, u_2) \in R$ para u_1 e $u_2 \in U \rightarrow u_1 = u_2$

Simétrica se $(u_1, u_2) \in R$ para u_1 e $u_2 \in U \rightarrow (u_2, u_1) \in R$

Não-Simétrica (Assimétrica) se $\exists u_1, u_2 \in U \mid (u_1, u_2) \in R$ e $(u_2, u_1) \notin R$

Transitiva se (u_1, u_2) e $(u_2, u_3) \in R$ para $u_1, u_2, u_3 \in U \rightarrow (u_1, u_3) \in R$

Definição: Relação de equivalência

Uma relação de equivalência é uma relação binária do tipo $U R U$ que é ao mesmo tempo reflexiva, simétrica e transitiva.

Definição: Relações em conjuntos distintos

Uma relação binária entre dois conjuntos $A = \{a_1, a_2, \dots, a_n\}$ e $B = \{b_1, b_2, \dots, b_m\}$, denotada $A R B$ é um subconjunto do espaço cartesiano $A \times B$, composto por pares ordenados de elementos de A e de B .

Definição: Domínio de uma relação

O domínio de uma relação R de A em B , denotado $D(R)$, é o conjunto de todos elementos $a \in A$ para os quais existe ao menos um elemento $b \in B$ que satisfaça $(a, b) \in R$.

Dá-se ao conjunto B o nome de contra-domínio.

$$D(R) = \{a \mid a \in A \wedge (\exists b)(b \in B \wedge (a, b) \in R)\}$$

Definição: Imagem de uma relação

A imagem de uma relação R de A em B , denotado $I(R)$, é o conjunto de todos elementos $b \in B$ para os quais existe ao menos um elemento $a \in A$ que satisfaça $(a, b) \in R$.

$$I(R) = \{b \mid b \in B \wedge (\exists a)(a \in A \wedge (a, b) \in R)\}$$

Definição: Partição

Uma partição P de um conjunto U , $P(U)$, é uma família de conjuntos U_n distintos e não vazios cuja união resulta no próprio conjunto U , e que possuem interseção nula entre si.

$$P(U) = \{U_i \mid i \leq n\}$$


$$\bigcup_{i=1}^n U_i = U \quad \text{e} \quad U_i \cap \bigcap_{\substack{i=1 \\ i \neq j}}^n U_j = \emptyset, \quad \text{para todo } i, j \leq n \mid (i \neq j)$$

Apêndice B

Modelos usados nas simulações


Esse apêndice apresenta os circuitos e diagramas de blocos utilizados nas simulações.

B.1. Modelo do sistema de controle usado nas simulações do conversor Buck usando o Simulink (capítulo 4)




O bloco do controlador RS (Controle RS) foi montado com o recurso “Embedded MATLAB Function”, que permite inserir linhas de código na simulação do Simulink.


B.2. Circuito do conversor Buck preparado para comutação de carga (capítulo 4)




B.3. Modelo do bloco PWM usado nos conversores Buck e Boost (capítulo 4 e capítulo 6)




B.4. Sistema utilizado para determinação da variação do erro, δ erro (capítulo 4 e capítulo 6)



B.5. Modelo do sistema de controle usado nas simulações do conversor Boost (capítulo 6)




B.6. Circuito do conversor Boost preparado para o ensaio de comutação de carga (capítulo 6)




Apêndice C

Diagrama elétrico completo do protótipo

C.1. Ligações do microcontrolador MC68HC908QT2



C.2. Circuitos do conversor e driver do MOSFET



Apêndice D

Código fonte do programa de controle

```

;*****
Início do programa principal                                ; Inicializa canal analógico
;*****                                                    JSR    ADC_INIT

; Bibliotecas com definições do processador                ; Inicializa PWM
    INCLUDE 'derivative.inc'                                JSR    PWM_INIT
; Definições do uso da memória
    INCLUDE 'MEM.inc'                                       ; Inicializa sistema RS
                                                            JSR    RS_INIT

                                                            ; Habilita interrupções
; export symbols                                           CLI

;
; XDEF _Startup
; ABSENTRY _Startup                                       mainLoop:

; Início do segmento de código do programa                inicia_RS_SYS:
    ORG    ROMStart

                                                            ; Inicializa leitura da referência e na
; Definições do sistema RS                                sequência já lê a tensão de saída
    INCLUDE 'RST_BIOS.inc'                                  JSR    ADC_CONFIG_VOUT
                                                            ;
                                                            JSR    ADC_CONFIG_REF

; Definições do conversor AD
    INCLUDE 'ADC_BIOS.inc'                                  ; Enquanto as conversões são feitas,
                                                            calcula os parâmetros do sistema RS
; Definições de controle do Timer                          JSR    RS_SYS

; Definições de interrupções
    INCLUDE 'IRQs.inc'

; Definições da CPU
    INCLUDE 'CPU_BIOS.inc'

; Início do programa principal
    ORG    MAIN
;_Startup:
RESET_ENTRY:
                                LDHX
#RAMEnd+1                ; initialize the stack
pointer
    TXS
                                espera_pwm
                                ; A temporização do PWM já está pronta?
                                BRCLR F_PWM_TIMER,    RS_FLAGS,
                                espera_pwm
; Desabilita interrupções
    SEI
                                ; Se não estão, aguarda até ser concluída

; Inicializa CPU
    JSR    CPU_INIT
                                BRA    mainLoop

```

```

;=====
;*****
;
;   Rotina que verifica se um dado de
;   entrada pertence a um conjunto de dados
;   definido por um limite inferior
;   (inclusive) e um superior.
;-----
;
;   Entradas:      A=valor,      v0:limite
;   inferior, v1:limite superior
;
;   Saídas:        Seta/Reseta    flag
;   F_ISINCO da variável IG_FLAGS
;
;   Alterações:    A
;*****
BLINK:

    PSHA
    TPA
    PSHA

;   BSET    4, PTA
    BSET    PWM_OUT, PTA

    MOV     #50, DEBUG2
blink_loop2
    MOV     #$0FF, DEBUG1
blink_loop1

    DEC     DEBUG1
    BNE     blink_loop1

    DEC     DEBUG2
    BNE     blink_loop2

;   BCLR    4, PTA
    BCLR    PWM_OUT, PTA

    MOV     #200, DEBUG2
blink_loop4
    MOV     #$0FF, DEBUG1
blink_loop3
    DEC     DEBUG1
    BNE     blink_loop3

    DEC     DEBUG2
    BNE     blink_loop4

FIM_BLINK:

;=====
;*****
;
;   Rotina de depuração que alterna o
;   estado de uma porta
;-----
;-----
;
;   Entradas:      nada
;
;   Saídas:        nada
;
;   Alterações:    nada
;*****
ALIVE:

    PSHA
    TPA
    PSHA

    LDA     PTA
    EOR     #$8
    STA     PTA

    PULA
    TAP
    PULA
FIM_ALIVE:
    RTS

;*****
;=====

INCLUDE 'IRQvecs.inc'

```

```

;*****
Arquivo de alocação de variáveis e uso da
memória:
;*****

;=====
;*****
;
;   Definição dos segmentos de código
utilizados
;
;*****

; Tamanho, em bytes do segmento principal
MAIN_size      equ      100
; Definição do segmento do programa
principal
MAIN            equ      ROMEnd
- MAIN_size

;*****
;=====

;   Definições de variáveis
;
;       ORG      RAMStart
;=====
;*****
;
;   Variáveis de uso geral
;
;*****

DEBUG1          DS.B    1
DEBUG2          DS.B    1
ANALOG1         DS.B    1

;*****
;=====

;=====
;*****
;
;   Variáveis do sistema RS
;
;*****
RS_FLAGS        DS.B    1
; Flag de controle do sistema RS
ERRO            DS.B    1
; Erro do sistema de controle
Y_1            DS.B    1
; Valor da saída anterior
Y              DS.B    1
; Saída do algoritmo de controle

VOUT            DS.B    1
; Valor da saída do sistema
REF            DS.B    1
; Valor da referência do sistema
VOUT_0         DS.B    1
; Saída do sistema recém convertida
REF_0          DS.B    1
; Referência recém convertida
v0            DS.B    1
; Var. auxiliar
v1            DS.B    1
; Var. auxiliar
rcont          DS.B    1
; Contador de regras

;*****
;=====

```

```

;*****
Arquivo de configuração da CPU:
;*****

;=====
;*****
;
;   Definição das constantes utilizadas:
;
;*****

; Constante de configuração do modo de
operação do oscilador
XTAL_OSC      EQU      $018
INTERNAL_RC   EQU      0000
EXTERNAL_OSC  EQU      $008

;*****
;=====

;*****
;
;   Rotina inicializa a CPU
;-----
;-----
;
;   Entradas:      Nada
;
;   Saídas:        Nada
;
;   Alterações:
;*****
CPU_INIT:

; Desabilita COP (watchdog)
                                MOV
                                #01, CONFIG1

; Inicializa portas de Entrada/Saída:
; Inicializa o dado das portas
                                CLR      PTA
; Configura direção da porta (Configura
pino de saída)
                                CLR      DDRA
                                BSET    PWM_OUT, DDRA
                                BSET    4, PTA
;
                                BSET    4, DDRA
;
                                BSET    5, DDRA

; Inicializa clock:
; Configura clock para ser operado por um
sinal externo
                                MOV
                                #EXTERNAL_OSC, CONFIG2

; Configura clock para ser operado pelo
oscilador interno
;
                                MOV      #INTERNAL_RC, CONFIG2

; Configura clock para ser operado com
cristal externo
;
                                MOV      #XTAL_OSC, CONFIG2

; Espera estabilizar o clock
                                MOV      #$0FF, DEBUG1
espera_clk
                                DEC      DEBUG1
                                BNE     espera_clk

                                BSET    ECGON, OSCSTAT

; Espera que o oscilador esteja operante
wait_xtal_ok
                                BRCLR   ECGST, OSCSTAT, wait_xtal_ok

FIM_CPU_INIT:
                                RTS

;*****
;=====

```

```

;*****
Arquivo de tratamento das interrupções:
;*****

;=====
;*****
;
; Serviço de interrupção espúrio
;
;*****
SPURIOUS_ISR: ;
placed here so that security value
NOP
; does not change all the time.
RTI

;*****
;=====

;=====
;*****
;
; Serviço de interrupção do ADC
;
;*****
ADC_ISR:

le_vo
MOV VOUT_0

; Libera cálculo da saída
libera_adc
BSET F_ADC_OK, RS_FLAGS

FIM_ADC_ISR

RTI

;*****
;=====

;=====
;*****
;
; Serviço de interrupção do teclado
;*****
KBI_ISR:

NOP
RTI

;*****
;=====

;=====
;*****
;
; Serviço de interrupção de overflow
do timer
;*****
TIMOV_ISR:

; Lê registro de status
LDA TSC
; Limpa flag
BCLR TOF, TSC

; Carrega novo dutty cycle
MOV Y, PWM_REG

; Indica que a temporização do pwm foi
atingida
BSET F_PWM_TIMER, RS_FLAGS

FIM_TIMOV_ISR:
RTI
;*****
;=====

;=====
;*****
;
; Serviço de interrupção do Timer 1
;
;*****
TIMCH1_ISR:

; Lê registro de status
LDA TSC1
; Limpa flag
BCLR CH1F, TSC1

FIM_TIMCH1_ISR:
RTI
;*****
;=====

;=====
;*****
;
; Serviço de interrupção do Timer 0
;*****
TIMCH0_ISR:
NOP
RTI

;*****
;=====

;=====
;*****
;
; Serviço de interrupção do pino de
interrupção externa

```

```
;*****
EXTIRQ_ISR:
    NOP
    RTI

;*****
;=====

;=====
;*****
;
;    Serviço de interrupção por software
;*****
SWI_ISR:
    NOP
    RTI

;*****
;=====
```

```

;*****
Arquivo de configurações do timer:
;*****

;=====
;*****
; Definição das constantes utilizadas:
;*****
; Limite de contagens do PWM
PWM_MAX      equ      $0FF

PRESCALER    equ      00

;*****
;=====

; Rotina que inicializa o canal PWM.
;-----
; Entradas:      Nada
; Saídas:        Nada
; Alterações:    .
;*****
PWM_INIT:

; Inicializa Timer relacionado ao PWM

        JSR      TIMER_INIT

; Configura utilização do PWM
        JSR      PWM_CONFIG

; Inicia contagens do timer
        BCLR    TSTOP, TSC

FIM_PWM_INIT:
        RTS

;*****
;=====
;*****
; Rotina que configura o Timer Y.
;-----
;-----
; Entradas:      Nada
; Saídas:        Nada
; Alterações:    .
;*****

```

```

TIMER_INIT:

; Paraliza o timer
        BSET    TSTOP, TSC

; Reinicia as contagens
        BSET    TRST, TSC

; Configura prescaler ainda paralisado
        MOV     #(PRESCALER+$20), TSC

; Ajusta o período de contagem
        CLR     TMODH
        MOV     #PWM_MAX, TMODL

; Habilita interrupções de overflow
        BSET    TOIE, TSC

FIM_TIMER_INIT:
        RTS

;*****
;=====
;*****
; Rotina que configura o modo PWM.
;-----
; Entradas:      Nada
; Saídas:        Nada
; Alterações:    .
;*****
PWM_CONFIG:

; Ajusta ciclo de trabalho 0
        CLR     TCH1H
        CLR     TCH1L

; Inicializa a saída
        BCLR    PWM_OUT, PTA

; Configura modo de comparação
        MOV     #$01A, TSC1

; Habilita interrupções de comparação
        BSET    CH1IE, TSC1

FIM_PWM_CONFIG:
        RTS

;*****
;=====

```

```
;=====
;*****
;
;   Rotina de tratamento da interrupção
de comparação.
;-----
-----
;   Entradas:      Nada
;   Saídas:        Nada
;   Alterações:    Nada.
;*****
COMPARE_ISR:

    ; Lê registro de status
    LDA          TSC1
    ; Limpa flag
    BCLR         CH1F, TSC1

; Comuta a saída
    BCLR         PWM_OUT, PTA

FIM_COMPARE_ISR:
    RTS

;*****
;=====
```

```

;*****
Arquivo de utilização do conversor ADC:
;*****

;=====
;*****
; Definição das constantes utilizadas:
;*****
; Canal 0 do AD
ADCH0 EQU
    0
; Canal 1 do AD
ADCH1 EQU
    1
; Canal 2 do AD
ADCH2 EQU
    2
; Canal 3 do AD
ADCH3 EQU
    3

; Canal VDD do AD
ADCHVDD EQU $01D
; Canal VSS do AD
ADCHVSS EQU $01E

;Máscara de bits dos canais do ADC
DCCHMASK EQU $01F

ADCH_VREF EQU
    ADCH0
ADCH_VOUT EQU
    ADCH2

;*****
;=====
;*****
; Rotina que inicializa o conversor AD.
;-----
;
; Entradas: A=valor, v0:limite inferior, v1:limite superior
;
; Saídas: Seta/Reseta flag
F_ISINCO da variável IG_FLAGS
;
; Alterações: A
;*****
*****
ADC_INIT:

; Configura clock div = 1
MOV #000, ADICLK

; Desabilita interrupções e modo contínuo.
Configura canal VSS
MOV #ADCHVSS, ADSCR

FIM_INIT:
RTS

;*****
;=====
;*****
; Rotina que prepara o conversor para
leitura de um canal analógico ligado à
referência (caso haja).
;-----
; Entradas: Nada
; Saídas: Nada
; Alterações:
;*****
ADC_CONFIG_REF:

; Limpa o flag de término da conversão
BCLR F_ADC_OK, RS_FLAGS

; Configura canal responsável pela converção
da tensão de referência REF
; Habilita interrupções e configura modo de
única conversão
MOV #($40+ADCH_VREF), ADSCR

; Seta o flag indicativo da conversão da
referência
BSET F_REF, RS_FLAGS

; Prepara
FIM_ADC_CONFIG_REF:
RTS

;*****
;=====
;*****
; Rotina que prepara o conversor para
leitura de um canal analógico ligado à
tensão de saída.
;-----
; Entradas: Nada
; Saídas: Nada

```

```
; Alterações:
;*****
ADC_CONFIG_VOUT:

; Limpa o flag de término da conversão
    BCLR    F_ADC_OK, RS_FLAGS

; Configura canal responsável pela conversão
da tensão de referência REF
; Habilita interrupções e configura modo de
única conversão
;
    MOV     #(AIEN+ADCH_VREF), ADSCR
    MOV     #($40+ADCH_VOUT), ADSCR

; Seta o flag indicativo da conversão da
referência
    BSET    F_REF, RS_FLAGS

; Prepara
FIM_ADC_CONFIG_VOUT:
    RTS

;*****
;=====
```

```

;*****
Arquivo do sistema de controle RS:
;*****

;=====
;*****
;
; Definição das constantes utilizadas:
;
;*****

; Limite inferior do erro
ERRO_I equ $080
; Limite superior do erro
ERRO_S equ $07E
; Limite superior do erro
ERRO_SR equ $07F
; Limite inferior da saída y
;Y_I equ
0
Y_I equ
50
; Limite superior da saída y
Y_S equ
204

; Limite inferior da saída y para questão
de regras
Y_IR equ
0
; Limite superior da saída y para questão
de regras
Y_SR equ
255

; Saída default em caso de não encontrar
regra
Y_DEF equ
100

; Valor da referência para 5V
;VREF equ 128
; Valor da referência para 5V - 2V7
;VREF equ 118
; Valor da referência para 5V - 2V7,
ajustado
VREF equ 102

VOUT_IR equ 0
VOUT_SR equ 254

; Pino de saída do sinal PWM na Porta A
PWM_OUT equ 3

; Registro de controle do ciclo de trabalho
do PWM
PWM_REG equ TCH1L

; Atribuição dos bits da variável RS_FLAGS:
; RS_FLAGS:
; Indica se um valor pertence a um
intervalo []
F_ISINCO equ 0
; Indica se um valor pertence a uma regra
F_REGRA equ 1
; Indica se um valor pertence a uma regra
F_REF equ 2
; Indica se um valor pertence a uma regra
F_VOUT equ 3
; Indica se um valor pertence a uma regra
F_ADC_OK equ 4
; Indica que o sistema está pronto para ser
executado
F_RS_START equ 5
; Indica que a temporização do pwm foi
atingida
F_PWM_TIMER equ 6

;*****
;=====
;*****
;
; Definição das regras utilizadas no
formato abaixo:
;
; [erro_inferior erro_superior
y_l_inferior y_l_superior saída]
;
;*****

REGRAS:
; Obtidas a partir da simulação com 5V 5
classes (dados_15_09_2008):
; Modificadas para utilização de Vout ao
invés do erro (Vout = Ref - Erro)

DC.B VOUT_IR,
VREF-5, Y_IR, 82, 180
DC.B VREF-5, VREF-
2, Y_IR, 82, 120
DC.B VREF-2, VREF,
Y_IR, 82, 73
DC.B VREF-0,
VREF+1, Y_IR, 82, 86
DC.B VREF+1,
VOUT_SR, Y_IR, 82, 60

```

```

;*****
;=====
DC.B   VOUT_IR,
VREF-5, 82, 109, 134

DC.B   VREF-5, VREF-
2, 82, 109, 114

DC.B   VREF-2, VREF,
82, 109, 116

DC.B   VREF-0,
VREF+1, 82, 109, 95

DC.B   VREF+1,
VOUT_SR, 82, 109, 83

DC.B   VOUT_IR,
VREF-5, 109, 133, 169

DC.B   VREF-5, VREF-
2, 109, 133, 141

DC.B   VREF-2, VREF,
109, 133, 125

DC.B   VREF-0,
VREF+1, 109, 133, 109

DC.B   VREF+1,
VOUT_SR, 109, 133, 92

DC.B   VOUT_IR,
VREF-5, 133, 158, 156

DC.B   VREF-5, VREF-
2, 133, 158, 149

DC.B   VREF-2, VREF,
133, 158, 132

DC.B   VREF-0,
VREF+1, 133, 158, 109

DC.B   VREF+1,
VOUT_SR, 133, 158, Y_I

DC.B   VOUT_IR,
VREF-5, 158, Y_SR, 191

DC.B   VREF-5, VREF-
2, 158, Y_SR, 156

DC.B   VREF-2, VREF,
158, Y_SR, 139

DC.B   VREF-0,
VREF+1, 158, Y_SR, Y_DEF

DC.B   VREF+1,
VOUT_SR, 158, Y_SR, Y_I

; Número de regras do sistema
NREGRAS      equ      25
; Quantidade de classes de discretização de
Y_1 (para fazer o deslocamento)
NCLASSES    equ      5
; Tamanho, em bytes, de cada regra
TAM_REGRAS  equ      5
; Endereço final das regras
FIM_REGRAS  equ
REGRAS + NREGRAS*TAM_REGRAS

;*****
;=====
;*****
; Rotina que busca por uma regra que
contemple os valores atuais do
; sistema de 9 regras.
;-----
;
; Entradas:      Valores atuais de Y_1
e do ERRO
;
; Saídas: A=Saída Y da regra que
atende Y_1 e ERRO
;
; Alterações:   A, X, RS_FLAGS, v0,
v1, rcont.
;*****
BUSCA_REGRA3:
; Carrega o endereço inicial do conjunto de
regras:
LDHX #REGRAS

loop_busca3
; Verifica se o conjunto de entrada
pertence à regra apontada
;-----
; Carrega o valor do erro atual
LDA ERRO

; Executa rotina de verificação de
pertinência:
;-----
; Compara o valor de entrada com o limite
inferior
CMPA X
; Desvia se a entrada for menor que o
limite inferior
BLT error_out_of_rule1_3

; Aponta para limite superior da saída
anterior
INCX
; Compara o valor de entrada com o limite
superior
CMPA X
; Desvia se a entrada for maior ou igual ao
limite superior
BGE error_out_of_rule2_3

```

```

; Se não for, continua normalmente
;-----

; Se for, aponta para a saída da regra
    INCX
; Carrega o valor da saída para a regra
    LDA        X
; Desvia para finalizar a rotina
    BRA        FIM_BUSCA_REGRA3

error_out_of_rule1_3
; Aponta para o limite superior do erro:
    INCX
error_out_of_rule2_3
; Aponta para a saída y da regra:
    INCX

FIM_TESTA_REGRA3:
; Aponta para a próxima regra:
    INCX

;-----

; Como os dados não correspondem à regra,
prepara para recomeçar o laço:
; Já acabaram as regras?
    CPX        #FIM_REGRAS
; Desvia se X é menor que o limite das
regras
    BLO        loop_busca3

;    BRA        loop_busca

; Se sim, carrega o valor padrão da saída:
    LDA        #Y_DEF

FIM_BUSCA_REGRA3:
    RTS

;*****
;=====

;=====
;*****

;
;    Rotina que busca por uma regra que
contemple os valores atuais do
;    sistema de 25 regras.
;-----

;    Entradas:    Valores atuais de Y_1
e do ERRO
;
;
;    Saídas: A=Saída Y da regra que
atende Y_1 e ERRO
;
;    Alterações:  A, X, RS_FLAGS, v0,
v1, rcont.
;*****
;*****
BUSCA_REGRA5:
; Carrega o endereço inicial do conjunto de
regras:
    LDHX     #REGRAS

loop_busca
; Verifica se o conjunto de entrada
pertence à regra apontada
;-----

; Carrega o valor do erro atual
    LDA        VOUT

; Executa rotina de verificação de
pertinência:

;-----

; Compara o valor de entrada com o limite
inferior
    CMPA     X
; Desvia se a entrada for menor que o
limite inferior
    BLO        error_out_of_rule1

; Aponta para limite superior da saída
anterior
    INCX
; Compara o valor de entrada com o limite
superior
    CMPA     X
; Desvia se a entrada for maior ou igual ao
limite superior
    BHS        error_out_of_rule2

; Se não for, continua normalmente
;-----

; Aponta para limite inferior da saída
anterior
    INCX
; Carrega o valor da saída y anterior:
    LDA        Y

; Executa rotina de verificação de
pertinência:

```

```

;-----
; Compara o valor de entrada com o limite inferior
    CMPA    X
; Desvia se a entrada for menor que o limite inferior
    BLO          y_out_of_rule1

; Aponta para limite superior do erro
    INCX

; Compara o valor de entrada com o limite superior
    CMPA    X
; Desvia se a entrada for maior ou igual ao limite superior
    BHS          y_out_of_rule2

; Se não for, desvia para testar outra regra
;-----

; Se for, aponta para a saída da regra
    INCX
; Carrega o valor da saída para a regra
    LDA          X
; Desvia para finalizar a rotina
    BRA          FIM_BUSCA_REGRA5

error_out_of_rule1
; Aponta para o limite superior do erro:
    INCX
error_out_of_rule2
; Aponta para o limite inferior da saída y anterior:
    INCX
; Aponta para o limite superior da saída y anterior:
    INCX
; Aponta para a saída y da regra:
    INCX

    BRA          FIM_TESTA_REGRA

y_out_of_rule1
; Aponta para o limite superior da saída y anterior:
    INCX
y_out_of_rule2
; Aponta para a saída y da regra:
    INCX
; Executa deslocamentos referentes ao endereço da próxima regra
; que tem valores diferentes dos que foram rejeitados

    TXA          ; (1)
;    ADD          #(2*TAM_REGRAS) ; (2)
    ADD          #((NCLASSES-1) * TAM_REGRAS)
; (2)
    TAX          ; (1)

FIM_TESTA_REGRA:
; Aponta para a próxima regra:
    INCX

;-----
; Como os dados não correspondem à regra, prepara para recomeçar o laço:
; Já acabaram as regras?
    CPX          #FIM_REGRAS
; Desvia se X é menor que o limite das regras
    BLO          loop_busca

;    BRA          loop_busca

; Se sim, carrega o valor padrão da saída:
    LDA          #Y_DEF

FIM_BUSCA_REGRA5:
    RTS

;*****
;=====
;=====
;*****
;
; Rotina que processa os parâmetros do sistema e obtém um valor para a
; saída Y.
;-----
; Entradas: Valores atuais de VOUT e da referência REF
;
; Saídas: ERRO
;
; Alterações: A, X, Y, Y_1, ERRO, RS_FLAGS, v0, v1, rcont.
;*****
CALCULA_ERRO:

    RTS

;*****

```

```

;=====

;=====
;*****
;
;   Rotina que processa os parâmetros do
sistema e obtém um valor para a
;   saída Y.
;-----
;
;   Entradas:   Valores atuais de
VOUT e da entrada de referência REF
;
;   Saídas: Atualização do ciclo de
trabalho do PWM
;
;   Alterações: A, X, Y, Y_1, ERRO,
RS_FLAGS, v0, v1, rcont.
;*****
RS_SYS:

; Procura por uma regra que atenda aos
parâmetros Y_1 e ao ERRO calculado

        JSR          BUSCA_REGRA5

; Executa eventuais ajustes na saída
;   ADD     ERRO
;   ADD     ERRO

        STA     Y

FIM_RS_SYS:
        RTS

;*****
;=====

;=====
;*****
;
;   Rotina que inicializa os recursos do
sistema de controle RS.
;-----
;
;   Entradas:   Nada
;
;   Saídas:     Nada
;
;   Alterações: .
;*****
RS_INIT:

; Inicializa variáveis
        CLR     REF
        CLR     VOUT
        CLR     Y
        CLR     Y_1
        CLR     ERRO

; Configura parâmetros iniciais do sistema
        CLR     RS_FLAGS

; Indica que o sistema está pronto para ser
executado.
        BSET    F_RS_START, RS_FLAGS

FIM_RS_INIT:
        RTS

;*****
;=====

```

Anexo 1 - Tabela AWG/mm

AWG	Diâmetro (mm)	Seção (mm ²)	Corrente (A)	Kg por Km	Res. Ohms/Km
0	8,252	53,48	150		0,317
1	7,348	42,41	120	375	0,40
2	6,544	33,63	96	295	0,50
3	5,189	26,67	78	237	0,63
04	5,189	21,147	60	188	0,80
05	4,620	16,764	48	149	1,01
06	4,115	13,229	38	118	1,27
07	3,665	10,55	30	94	1,70
08	3,264	8,367	24	74	2,03
09	2,906	6,633	19	58,9	2,56
10	2,588	5,260	15	46,8	3,23
11	2,304	4,169	12	32,1	4,07
12	2,052	3,307	9,5	29,4	5,13
13	1,829	2,627	7,5	23,3	6,49
14	1,628	2,081	6,0	18,5	8,17
15	1,450	1,651	4,8	14,7	10,3
16	1,290	1,307	3,7	11,6	12,9
17	1,151	1,040	3,2	9,26	16,34
18	1,024	0,8235	2,5	7,3	20,73
19	0,912	0,6533	2,0	5,79	26,15
20	0,813	0,5191	1,6	4,61	32,69
21	0,724	0,4117	1,2	3,64	41,46
22	0,643	0,3247	0,92	2,89	51,5
23	0,574	0,2588	0,73	2,29	56,4
24	0,511	0,2051	0,58	1,82	85,0
25	0,455	0,1626	0,46	1,44	106,2
26	0,404	0,1282	0,37	1,14	130,7
27	0,361	0,1024	0,29	0,91	170,0
28	0,320	0,0804	0,23	0,72	212,5
29	0,287	0,0647	0,18	0,57	265,6
30	0,254	0,0507	0,15	0,45	333,3

REFERÊNCIAS BIBLIOGRÁFICAS

- [1] ERICKSON, R.W.; MAKSIMOVIC, D.; **Fundamentals of power electronics**, Massachusetts: Kluwer Academic Publishers, 2001.
- [2] BARBI, I.; MARTINS, D.C. **Conversores CC-CC Básicos Não Isolados 2º Ed.** Florianópolis: Edição dos Autores, 2006.
- [3] MOHAN, N.; UNDELAND, T.M.; ROBBINS, W.P. **Power Electronics: Converters, Applications, and Design. 2nd Edition.** New York: John Wiley & Sons, 1995. 802 p.
- [4] PHILLIPS, C. L; NAGLE, H. T.; **Digital control system analysis and design.** 3 ed. Saddle River, NJ: Prentice-Hall, 1995. 685 p.
- [5] MARTIN, T.W.; ANG, S.S.; **Digital control for switching converters.** Industrial Electronics, 1995. ISIE '95. Proceedings of the IEEE International Symposium on. Volume 2, 10-14 July 1995 Page(s):480 - 484 vol.2.
- [6] DIAZ, N.L.; SORIANO, J.J.; **Study of two control strategies based in Fuzzy logic and artificial neural network compared with an optimal control strategy applied to a buck converter.** North American Fuzzy Information Processing Society, 2007. NAFIPS '07. Annual Meeting of the. 24-27 June 2007 Page(s):313 - 318.
- [7] PAWLAK, Z. **Rough Sets: Theoretical Aspects of Reasoning About Data**, London: Kluwer Academic Publisher, 1991.
- [8] MUNAKATA, T.; PAWLAK, Z. **Rough Control Application Of Rough Set Theory To Control.** Fourth European Congress on Intelligent Techniques and Soft Computing, Aachen, Germany, September 2 – 5, 1996, Proceedings, Volume 1, pp. 209 – 218.
- [9] BOUDREAU, R.R.; NELMS, R.M.; HUNG, J.Y.; **Simulation and modeling of a DC-DC converter controlled by an 8-bit microcontroller.** Applied Power

Electronics Conference and Exposition, 1997. APEC '97 Conference Proceedings 1997. Twelfth Annual. Volume 2, 23-27 Feb. 1997 Page(s):963 - 969 vol.2.

[10] VIEIRA, J.M., **O Uso Da Teoria De Conjuntos Aproximados Na Modelagem De Bases De Dados Relacionais E Na Extração De Conhecimento**. UFSCAR – Universidade Federal de São Carlos, São Carlos – SP, maio de 2005.

[11] ZADEH, L.A., **Fuzzy Sets**. Information and Control, June 1965, 8, pp 338 – 353.

[12] PASSINO, K.M, YURKOVICH, S., **Fuzzy Control**. Menlo Park: Addison-Wesley Longman Inc.

[13] ØHRN A., KOMOROWSKI J., **ROSETTA: A Rough Set Toolkit for Analysis of Data**. Proceeding of the Third International Joint Conference on Information Sciences, 1997.

[14] MROZEK, A.; PLONKA, L.; KEDZIERA, J., **The methodology of rough controller synthesis**. Fuzzy Systems, 1996., Proceedings of the Fifth IEEE International Conference on Volume 2, 8-11 Sept. 1996 Page(s):1135 - 1139 vol.2.

[15] POMILIO, J. A. **Fontes chaveadas**, Capítulo 1. Disponível em www.dsce.fee.unicamp.br/~antenor/pdf/CAP1.pdf. Acessado em 20/10/2008.

[16] BARBI, I, **Eletrônica de potência: Projeto de fontes chaveadas**, 2ª Ed. Edição do Autor. Florianópolis, 2007.

[17] PINHEIRO, C.A.M., GOMIDE, F., CARPINTEIRO, O., LOPEZ, B. I. L., Granular Synthesis of Rule-Based Models and Function Approximation using Rough Sets, In: YAO, J.T. **Novel Developments in Granular Computing: Applications for Advanced Human Reasoning and Soft Computation**, Hershey: IGI Global, 2008.

[18] FREESCALE. **MC68HC908QY4/D Data Sheet**, Rev. 5, July 2005.

[19] ASUMADU, J.A.; HO, E., **A multivariable Fuzzy logic controller (MFLC) for a buck DC-DC converter**. Power Electronics Specialists Conference, 2004. PESC 04. 2004 IEEE 35th Annual. Volume 5, 20-25 June 2004 Page(s):3770 - 3774 Vol.5.

[20] DIAZ, N.L.; SORIANO, J.J.; **Study of two control strategies based in Fuzzy logic and artificial neural network compared with an optimal control strategy applied to a buck converter.** North American Fuzzy Information Processing Society, 2007. NAFIPS '07. Annual Meeting of the. 24-27 June 2007 Page(s):313 - 318.

[21] GUPTA, T.; BOUDREAUX, R.R.; NELMS, R.M.; HUNG, J.Y.; **Implementation of a Fuzzy controller for DC-DC converters using an inexpensive 8-b microcontroller.** Industrial Electronics, IEEE Transactions on, Volume 44, Issue 5, Oct. 1997 Page(s):661 – 669.

[22] GUO, L.; HUNG, J.Y.; NELMS, R.M.; **Comparative evaluation of linear PID and Fuzzy control for a boost converter,** Industrial Electronics Society, 2005. IECON 2005. 31st Annual Conference of IEEE 6-10 Nov. 2005 Page(s):6 pp.

[23] LAM, H.K.; LEE, T.H.; LEUNG, F.H.F.; TAM, P.K.S.; **Fuzzy control of DC-DC switching converters: stability and robustness analysis,** Industrial Electronics Society, 2001. IECON '01. The 27th Annual Conference of the IEEE Volume 2, 29 Nov.-2 Dec. 2001 Page(s):899 - 902 vol.2.