

UNIVERSIDADE FEDERAL DE ITAJUBÁ

DISSERTAÇÃO DE MESTRADO

**Desenvolvimento de um Amplificador CMOS Totalmente Integrado para Operar em
1.8GHz**

Autor : Felipe Ribeiro Campos Vilasboas

Orientador : Prof. Tales Cleber Pimenta, PhD

Dissertação apresentada à Universidade Federal
de Itajubá para obtenção do título de Mestre em
Engenharia Elétrica.

Itajubá, Dezembro de 2004.

Dedicatória

Este trabalho é dedicado a minha super mãe, Rosa Maria, e meu super pai, Benedito, que graças ao seus esforços consegui chegar até aqui, aos meus avós, Ildeu e Alice, que nunca esqueço, a minha noiva, Ana Paula, pelo apoio incondicional em todos os momentos e ao meu irmão, Rafael, por todos esses ótimos anos de convivência.

Agradecimentos

Agradeço a Deus por mais essa conquista. Sua presença me confortou nas horas difíceis e sempre me transmitiu a força necessária para continuar...

Este trabalho não poderia ser realizado sem a ajuda de pessoas às quais presto minha homenagem:

Aos meus pais pelo incentivo em todos os momentos da minha vida.

Ao meu orientador, professor Tales Cléber Pimenta, que me mostrou os caminhos a serem seguidos, por sua orientação pronta e eficaz, e pelo estímulo.

Aos professores e secretárias da UNIFEI, que ajudaram de forma direta ou indireta, e em especial ao professor Robson Luiz Moreno, pelo incondicional apoio durante toda a elaboração do trabalho.

Finalmente agradeço a CAPES (Coordenação de Aperfeiçoamento de Pessoal de Nível Superior), quem me outorgou uma bolsa de estudos e ao Grupo de Microeletrônica da UNIFEI (Universidade Federal de Itajubá) pela oportunidade.

Resumo

Esse trabalho descreve o projeto de um amplificador de baixo ruído (LNA) que foi implementado em tecnologia CMOS de $0,35\mu\text{m}$. O circuito irá operar na faixa de frequência de 1805 MHz a 1820 MHz, correspondente a Banda D de telefonia celular no Brasil. O LNA é totalmente integrado, inclusive os indutores que foram implementados usando uma das camadas de metal oferecidas pelo processo. Foi utilizada uma arquitetura de dois estágios para prover ganho suficiente e prover um ótimo isolamento entre a entrada e a saída.

Abstract

One of the most relevant parts of a receiver is the Low Noise Amplifier – LNA. This work describes the design of a fully integrated LNA implemented in 0.35 μm CMOS. The circuit should be capable of operating at 1805MHz-1820MHz band, which corresponds to the D Band of mobile communications in Brazil. The design was fully integrated, including the inductors. It was used the two stage architecture in order to achieve enough gain and provide good isolation between input and output.

Índice

CAPÍTULO 1 – INTRODUÇÃO	1
CAPÍTULO 2 – FUNDAMENTOS DE COMUNICAÇÃO E GSM.....	4
2.1 – INTRODUÇÃO.....	4
2.2 – SISTEMAS DE COMUNICAÇÃO MÓVEL	4
2.2.1- EVOLUÇÃO DA TELEFONIA MÓVEL [6-7] [10-11].....	4
2.2.1.1 – <i>Sistemas Celulares de Primeira Geração</i>	5
2.2.1.2 – <i>Sistemas Celulares de Segunda Geração</i>	6
2.2.1.3 – <i>Sistemas Celulares de Terceira Geração</i>	7
2.2.2 – EVOLUÇÃO DOS SISTEMAS CELULARES NO BRASIL [11].....	7
2.3 – GSM.....	8
2.3.1- INTRODUÇÃO.....	8
2.3.2 – CARACTERÍSTICAS [6] [8] [9] [12]	9
2.3.3 - ARQUITETURA	11
2.3.4 – FAIXAS DE FREQUÊNCIAS	13
2.3.5 – EVOLUÇÃO DA TECNOLOGIA GSM	15
2.4 – FUNDAMENTOS TEÓRICOS DE COMUNICAÇÃO	16
2.4.1 – INTRODUÇÃO	16
2.4.2 – ARQUITETURA DOS RECEPTORES [3] [2]	17
2.4.3 – LINEARIDADE	18
2.4.4 – PONTO DE INTERCEPTAÇÃO DE TERCEIRA ORDEM (IP3).....	19
2.4.5 – PONTO DE COMPRESSÃO DE 1DB	23
2.4.5 – RUÍDO.....	24
2.4.5.1 – <i>Ruído Térmico</i>	25
2.4.5.2 – <i>Ruído Shot</i>	28
2.4.5.3 – <i>Ruído Flicker</i>	28
2.4.5.4 – <i>Ruído de Substrato</i>	29
2.4.6 – FIGURA DE RUÍDO (NF)	31
2.4.7 – PARÂMETROS DE ESPALHAMENTO S.....	33
CAPÍTULO 3 – ESTUDO DOS LNAS EM CMOS.....	38

3.1 - INTRODUÇÃO	38
3.2 – TECNOLOGIAS	39
3.3 – ESTUDO COMPARATIVO DE TRABALHOS SOBRE LNA	39
3.4 – TOPOLOGIAS DE LNA	40
3.5 – TOPOLOGIA ADOTADA NO PROJETO	46
3.5.1 – OTIMIZAÇÃO DO RUÍDO	49
3.5.2 – CONSIDERAÇÕES DO PROJETO	51
CAPÍTULO 4 – PROJETO DO LNA , SIMULAÇÃO E LAYOUT.....	54
4.1 – INTRODUÇÃO.....	54
4.2 – ESPECIFICAÇÕES	54
4.3 – PROJETO DO LNA.....	55
4.4 – DIMENSIONAMENTO DOS DISPOSITIVOS	57
4.4.1 – DIMENSIONAMENTO DOS TRANSISTORES	57
4.4.2 – DIMENSIONAMENTO DOS DEMAIS COMPONENTES	62
4.5 – SIMULAÇÕES	63
4.5.1 – PARÂMETROS DE ESPALHAMENTO (S)	63
4.5.2 – FIGURA DE RUÍDO	68
4.5.3 – LINEARIDADE	69
4.5.3.1 – <i>IP3</i>	69
4.5.3.2 – <i>Ponto de Compressão de 1 dB</i>	71
4.6 – SIMULAÇÕES UTILIZANDO MODELO DOS INDUTORES.....	72
4.6.1 – INDUTORES INTEGRADOS	73
4.6.1.1 – <i>Indutores Projetados</i>	75
4.6.2 – LNA COM MODELO DOS INDUTORES INTEGRADOS.....	76
4.6.3 – SIMULAÇÕES.....	78
4.6.3.1 - <i>Parâmetros de Espalhamento (S)</i>	78
4.6.3.2 – <i>Estabilidade</i>	81
4.6.3.3 – <i>Figura de Ruído</i>	81
4.6.3.4 – <i>Linearidade</i>	82
4.6.3.4.1 – <i>IP3</i>	82
4.6.3.4.2 – <i>Ponto de Compressão de 1 dB</i>	83

4.7 – LAYOUT.....	84
CAPÍTULO 5 – CONCLUSÃO E PROPOSTAS PARA TRABALHOS FUTUROS	88
5.1 – CONCLUSÃO.....	88
5.2 – PROPOSTAS PARA TRABALHOS FUTUROS	89
APÊNDICE A – FREQUÊNCIA DE GANHO UNITÁRIO.....	90
APÊNDICE B – TEORIA CLÁSSICA DE RUÍDO EM QUADRIPOLOS	92
B.1 – OTIMIZAÇÃO DA ADMITÂNCIA DE ENTRADA (CASAMENTO PARA MÍNIMO FATOR DE RUÍDO).....	97
APÊNDICE C – VALORES TÍPICOS DOS PARÂMETROS DOS DISPOSITIVOS USADOS NAS SIMULAÇÕES	99
C.1 – MODELO SPICE DO TRANSISTOR NMOS 0,35 MM TSMC	99
REFERÊNCIAS BIBLIOGRÁFICAS	103

Lista de Figuras

Capítulo 2

Figura 2. 1 - Histórico do 1G, 2G, 3G, 4G.....	5
Figura 2. 2 - Crescimento das Tecnologias no Brasil – Maio de 2004.	8
Figura 2. 3 - Combinação de TDMA e FDMA no GSM.....	10
Figura 2. 4 - Arquitetura de um Sistema GSM.....	11
Figura 2. 5 - Bandas e Áreas de Celular no Brasil.	14
Figura 2. 6 - Receptor Homodino.....	17
Figura 2. 7 - Receptor Super-Heterodino.	18
Figura 2. 8 - Curva de Transferência de um Amplificador com Dispositivos Ativos.....	19
Figura 2. 9 - Produtos de Intermodulação em um Sistema Não Linear.....	22
Figura 2. 10 - Influência do IM3 no canal desejado.....	22
Figura 2. 11 - Teste de Dois Tons Para Determinação do IP3.	23
Figura 2. 12 - Ponto de Compressão de 1dB.....	24
Figura 2. 13 - Modelo do Ruído de Canal para Transistor MOS.	25
Figura 2. 14 - Modelo do Transistor MOS com Ruído devido à Resistência de Porta.	26
Figura 2. 15 - Modelo Alternativo do Transistor MOS com Ruído devido à Resistência de Porta.....	27
Figura 2. 16 - Modelo do Ruído Térmico de Substrato.....	30
Figura 2. 17 - Análise da Figura de Ruído.	31
Figura 2. 18 - Análise da Figura de Ruído de um Sistema em Cascata.....	33
Figura 2. 19 - Quadripolo.	34
Figura 2. 20 - Definição dos Parâmetros S.....	35
Figura 2. 21 - Ondas Incidente e Refletida em um Quadripolo.....	35

Capítulo 3

Figura 3. 1 - Diagrama em Blocos de um Receptor.	38
Figura 3. 2 - Arquiteturas de (a) Saída Única e (b) Diferencial.	40

Figura 3. 3 - Casamento de Impedância: (a) Terminação Resistiva; (b) Terminação 1/gm; (c) Realimentação Série; (d) Degeneração indutiva.	42
Figura 3. 4 - Circuito de Configuração Degenerada por Fonte.	44
Figura 3. 5 - Modelo Simplificado para Cálculo de Z_{in}	45
Figura 3. 6 - Topologia Fonte Comum com Transistor em Cascata.	47
Figura 3. 7 - Modelo Simplificado do Transistor.	49
Figura 3. 8 - Modelo Típico das Fontes de Ruído.	49
Figura 3. 9 - LNA com Circuito de Polarização.	51
Figura 3. 10 - Esquemático Completo do LNA.	52

Capítulo 4

Figura 4. 1 - LNA Proposto.	55
Figura 4. 2 - Circuito Utilizado para Obter o Valor de K_n	58
Figura 4. 3 - Simulação Utilizada para Obter K_n	59
Figura 4. 4 - Esquemático do LNA.	63
Figura 4. 5 - Circuitos Utilizados para Simular os Parâmetros S_{11} e S_{21}	64
Figura 4. 6 - Circuitos Utilizados para Simular os Parâmetros S_{22} e S_{12}	64
Figura 4. 7 - Ganho de Potência (S_{21}).	65
Figura 4. 8 - Formas de Onda na Entrada e Saída do LNA.	65
Figura 4. 9 - Isolamento Reverso (S_{12}).	66
Figura 4. 10 - Coeficiente de Reflexão na Entrada (S_{11}).	66
Figura 4. 11 - Coeficiente de Reflexão na Saída (S_{22}).	67
Figura 4. 12 - Figura de Ruído do LNA.	69
Figura 4. 13 - Gráfico de Resposta do LNA ao Aplicar os Dois Tons de Entrada.	70
Figura 4. 14 - Ponto de Interceptação de Terceira Ordem (IP3).	71
Figura 4. 15 - Ponto de Compressão de 1 dB.	72
Figura 4. 16 - Indutor Quadrado.	73
Figura 4. 17 - Modelo PI do Indutor Integrado Usado Pelo Asitic.	74
Figura 4. 18 - LNA com Modelo PI dos Indutores Integrados.	77
Figura 4. 19 - Ganho de Potência (S_{21}).	78

Figura 4. 20 - Isolamento Reverso (S12).....	79
Figura 4. 21 - Coeficiente de Reflexão na Entrada (S11).....	80
Figura 4. 22 - Coeficiente de Reflexão na Saída (S22).	80
Figura 4. 23 - Figura de Ruído do LNA.	81
Figura 4. 24 - Gráfico de Resposta do LNA ao Aplicar os Dois Tons de Entrada.....	82
Figura 4. 25 - Ponto de Interceptação de Terceira Ordem (IP3).	83
Figura 4. 26 - Ponto de Compressão de 1 dB.	84
Figura 4. 27 - Layout Completo do LNA.	85
Figura 4. 28 - Indutor Integrado.	86
Figura 4. 29 - Layout Detalhado.....	87

Apêndice A

Figura A. 1 - Modelo Simplificado do Transistor para Pequenos Sinais.	90
--	----

Apêndice B

Figura B. 1 - Quadripolo que Gera Ruído.	92
Figura B. 2 - Modelo Equivalente de Ruído.....	93

Lista de Tabelas

Capítulo 2

Tabela 2. 1 - Crescimento das Tecnologias no Brasil – Maio de 2004.	8
Tabela 2. 2 - Faixas de Frequências no Brasil.....	14
Tabela 2. 3 - Operadoras de Celular no Brasil.	15
Tabela 2. 4 - Evolução da Tecnologia GSM.	15

Capítulo 3

Tabela 3. 1 - Principais Trabalhos Publicados.	40
---	----

Capítulo 4

Tabela 4. 1 - Especificações definidas para o LNA.	55
Tabela 4. 2 - Valores de K_n Variando as Dimensões dos Transistores e a Alimentação.....	59
Tabela 4. 3 - Comparação dos Resultados Obtidos com a Especificação.	87

Lista de Símbolos

- 3G - Terceira Geração de Sistemas Móveis Celulares
- AMPS - Advanced Mobile Telephone Service
- CDMA - Acesso Múltiplo por Divisão de Códigos (Code Domain Multiple Access)
- CMOS - Metal-Óxido-Semicondutor Complementar (Complementary Metal Oxide Silicon)
- dB - Decibel
- DRC- Checagem das regras de Projeto (*Design Rules Check*)
- EDGE – Enhanced Data Rate for Global Evolution
- F – Fator de Ruído
- FDMA - Múltiplo Acesso por Divisão de Frequência (*Frequency Domain Multiple Access*)
- FI - Frequência intermediária
- GaAs - Arseneto de gálio
- gm - Transcondutância do dispositivo
- GPRS - General Packet Radio Standard
- GSM - Global System for Mobile Communications
- IIP3 - Ponto de Interceptação de Terceira Ordem de Entrada
- IM3 - Produtos de Intermodulação de Terceira Ordem
- IP3 - Ponto de Interceptação de Terceira Ordem
- LNA - Amplificador de baixo ruído (Low Noise Amplifier)
- LVS-Layout Versus Schematic
- NF – Figura de Ruído (Noise Figure)
- OIP3 - Ponto de Interceptação de Terceira Ordem de Saída
- Q - Fator de qualidade
- RF - Rádio frequência
- SNR – Relação Sinal Ruído (Signal Noise Rate)
- TDMA - Time Division Multiple Access
- TSMC - Taiwan Semiconductor Manufacturing Company

Capítulo 1 – Introdução

O grande crescimento dos serviços de comunicação móveis, tem motivado pesquisas e trabalhos em universidades e na indústria na busca de uma redução de custos, tamanho e dimensões. Os equipamentos também devem possuir o máximo de integração possível, sendo que para isso, deve-se utilizar uma tecnologia que permita alcançar equipamentos com tamanho e peso reduzidos.

Inicialmente, os circuitos de rádio frequência (RF) eram implementados com as tecnologias Arseneto de Gálio (*GaAs*) e silício bipolar, pois apresentavam características melhores que a tecnologia CMOS (*complementary metal-oxide-semiconductor*) tais como uma maior trancondutância do dispositivo (g_m) e desempenho melhor em termos de ruído. Porém com o avanço da tecnologia CMOS, implementações de circuitos integrados de RF em CMOS tornaram-se possíveis, com tamanho e custo reduzidos. A tecnologia CMOS tem apresentado bons resultados em circuitos na faixa de RF, provando sua viabilidade [4] [17-28], porém ainda apresenta algumas desvantagens que devem ser superadas como a baixa qualidade na integração de elementos como indutores, fazendo com que vários trabalhos implementem esses componentes fora do integrado [4] [25].

Esse trabalho apresenta uma proposta de um LNA (Low Noise Amplifier - Amplificador de Baixo Ruído) totalmente integrado para ser utilizado na faixa de frequência de 1805 MHz a 1820 MHz, correspondente a Banda D no Brasil¹, em sistemas celulares com tecnologia GSM (*Global System for Mobile Communications*). O trabalho é parte de um projeto do grupo de Microeletrônica da Universidade Federal de Itajubá (UNIFEI) de um receptor completo para operar nessa faixa de frequência.

¹ Faixa de frequência determinada pela ANATEL (Agência Nacional de Telecomunicações) para o serviço de telefonia celular.

O LNA é o primeiro circuito a ser projetado, pois é um dos componentes fundamentais do receptor. O LNA amplifica o sinal proveniente da antena (pode existir um filtro entre a antena e o LNA) e o envia ao misturador [17]. O projeto do LNA é aparentemente simples, pois é constituído de poucos componentes, porém é bastante dificultado pelo compromisso entre os parâmetros da especificação do projeto. O LNA deve prover um ganho suficiente, sem prejudicar muito a relação sinal ruído (SNR) e com baixa distorção. Além disso, também requer casamento de impedância na entrada e na saída (geralmente de 50Ω), para garantir uma máxima transferência de potência. Assim, o LNA exige um compromisso entre ganho suficiente, baixa figura de ruído, casamento de impedância na entrada e na saída, alta linearidade e bom isolamento reverso [31].

Os objetivos principais desse trabalho são estudar e desenvolver um LNA em tecnologia CMOS, como primeira parte de um circuito receptor que será desenvolvido pelo grupo de Microeletrônica da UNIFEI.

O primeiro passo para a realização desse trabalho é uma pesquisa bibliográfica, com o objetivo de aumentar o conhecimento sobre amplificadores de baixo ruído em CMOS. O segundo passo é a escolha da topologia a ser adotada e o projeto de um primeiro circuito para simulações. A seguir, são feitas alterações no projeto para obter o circuito final para o layout e obtenção de um protótipo que será utilizado no projeto do circuito receptor.

Esse trabalho está organizado em cinco capítulos. No capítulo 1 é feita uma introdução, onde são descritos os objetivos, a motivação para a escolha do tema, a metodologia geral e a organização do trabalho.

O capítulo 2 faz uma breve descrição dos sistemas de telefonia móvel, apresentando os conceitos da telefonia celular e sua evolução desde o sistema analógico até os sistemas digitais de terceira geração, mostrando o sistema GSM mais detalhadamente. Em seguida, são descritos os fundamentos da comunicação via rádio frequência tais como configurações dos receptores, o conceito de ruído e seus vários tipos e alguns parâmetros utilizados na avaliação dos LNAs, tais como linearidade, ponto de compressão de 1 dB, ponto de interceptação de terceira ordem e parâmetros de espalhamento S.

O Capítulo 3 traz um estudo dos LNAs em CMOS, mostrando as principais configurações de circuitos LNAs. O capítulo descreve as topologias usadas neste tipo de circuito juntamente com suas redes de casamento de impedâncias. Em seguida, é feita uma

análise comparativa da recente tendência em LNAs em CMOS, e, finalmente, é mostrada a topologia escolhida para o projeto.

O capítulo 4 apresenta o circuito proposto para o LNA bem como seu projeto e resultados obtidos com simulações Spice, além da especificação definida para o projeto. Em seguida, é apresentado o layout confeccionado utilizando o *software* Mentor Graphics.

O capítulo 5 traz a conclusão e algumas propostas de trabalhos futuros.

O apêndice A traz a descrição da frequência de ganho unitário, bem como alguns conceitos necessários para sua obtenção.

O apêndice B faz uma pequena abordagem sobre a teoria clássica do ruído em quadripolos.

O apêndice C mostra os valores típicos dos parâmetros dos dispositivos usados nas simulações, e a seguir são mostradas as referências bibliográficas.

Capítulo 2 – Fundamentos de Comunicação e GSM

2.1 – Introdução

Este capítulo aborda sistemas de comunicação sem fio descrevendo suas principais características e mostra a evolução desses sistemas. Passa-se então a focar na tecnologia GSM. A tecnologia GSM opera originalmente em 900MHz, porém possui variações operando em 1800MHz e em 1900MHz. Esse trabalho irá focar na tecnologia DCS1800, que é uma variação do sistema GSM, operando na faixa de frequência de 1800MHz.

Este conteúdo introdutório tem como objetivo mostrar o grande campo de aplicação existente para o objeto deste trabalho que é o LNA usado em receptores de comunicações móveis. O capítulo apresenta a seguir uma descrição dos fundamentos da comunicação por rádio frequência bem como os parâmetros que caracterizam o desempenho do LNA.

2.2 – Sistemas de Comunicação Móvel

Define-se como sistema de comunicação móvel, um sistema de comunicação entre dois terminais onde pelo menos um terminal está em local desconhecido, sendo que os terminais podem estar estacionados ou em movimento. A seguir será feita uma breve descrição da evolução da telefonia móvel [6] [7] [10] [11].

2.2.1- Evolução da Telefonia Móvel [6-7] [10-11]

Desde a criação dos primeiros sistemas celulares, eles foram divididos em gerações,

como pode-se observar pela Figura 2.1:




Figura 2. 1 - Histórico do 1G, 2G, 3G, 4G.

A seguir é feita uma breve descrição das três primeiras gerações.

2.2.1.1 – Sistemas Celulares de Primeira Geração

Os Laboratórios Bell, da AT&T, desenvolveram o conceito de telefonia celular em 1947, sendo que em 1970 a própria AT&T propôs o primeiro sistema telefônico celular de alta capacidade, que ficou conhecido pela sigla AMPS (*Advanced Mobile Phone Service*). Em 13 de outubro de 1983, o primeiro sistema celular entrava em operação comercial nos EUA. No entanto, a NTT (*Nippon Telephone & Telegraph*) havia se antecipado colocando um sistema semelhante ao AMPS em operação em 1979 na cidade de Tóquio no Japão.

Na Europa, a primeira geração de sistemas celulares era composta de diversos sistemas. O NMT (*Nordic Mobile Telecommunications*), adotado por diversos outros países além dos nórdicos; o TACS (*Total Access Communications System*), adotado no Reino Unido, Itália, Áustria, Espanha e Irlanda; e outros.

Todos os sistemas eram bastante parecidos, diferenciando-se no uso do espectro de frequência e no espaçamento entre canais. O sistema AMPS, por exemplo, opera na faixa de 869-894 MHz para recepção e 824-849 MHz para transmissão, enquanto outros sistemas operavam em frequências diferentes. Outra diferença é que o AMPS adota 30 KHz de espaçamento entre os canais, enquanto outros sistemas adotavam 25 KHz.

A primeira geração caracteriza-se basicamente por ser analógica, utilizar modulação em frequência para voz e modulação digital FSK (*Frequency Shift Keying*) para sinalização, além de utilizar a técnica FDMA (*Frequency Division Multiple Access*) para acesso múltiplo e permitir roaming (transferência automática de ligações entre sistemas) entre os diferentes provedores de serviço, desde que adotem o mesmo sistema.

2.2.1.2 – Sistemas Celulares de Segunda Geração

Em função da demanda, já que o sistema analógico havia atingido o limite de capacidade, principalmente nas maiores áreas metropolitanas, e devido à necessidade de padronização, deu-se início ao desenvolvimento de sistemas digitais.

Os sistemas digitais ofereciam diversas vantagens, tais como maior capacidade, técnicas de codificação de voz mais poderosas, maior eficiência espectral, melhor qualidade de voz, facilidade para comunicação de dados e criptografia da informação transmitida.

Surgiram então alguns sistemas, tais como GSM (*Global System for Mobile Communications*) na Europa, TDMA (*Time Division Multiple Access*, IS-54 e IS-136) e CDMA (*Code Division Multiple Access*, IS-95) nos EUA e PDC (*Personal Digital Cellular*) no Japão.

Os padrões IS-54 e IS-136 são baseados na técnica de acesso múltiplo por divisão de tempo (TDMA). O padrão IS-95 (forte concorrente dos sistemas TDMA) é baseado na técnica de acesso múltiplo por divisão de código. O sistema utiliza espalhamento espectral e foi originalmente utilizado em aplicações militares, tornando as transmissões difíceis de serem interceptadas.

O sistema GSM foi adotado como padrão europeu em meados dos anos 80 e introduzido comercialmente em 1992, operando em 900 MHz. O GSM é o padrão mais popular implementado mundialmente.

Em resumo, os serviços de comunicações de segunda geração são baseados em sistemas de alto desempenho, com capacidade bem superior aos sistemas de primeira geração. Caracterizam-se pela utilização de tecnologia digital para transmissão de voz e sinalização.

2.2.1.3 – Sistemas Celulares de Terceira Geração

Os sistemas de terceira geração buscam a troca de informações a altas taxas e com alta qualidade entre terminais que podem estar localizados em qualquer lugar do mundo.

O início dos estudos sobre os sistemas de terceira geração foi marcado por uma indecisão. Uma corrente defendia a criação de um único padrão mundial, outra corrente defendia a evolução das redes e sistemas já existentes (essa corrente teve mais força).

Foi elaborado um conjunto de requisitos para serem apresentadas propostas para compor o conjunto de especificações para o padrão mundial de sistema de comunicação móvel 3G. A esse sistema foi dado o nome inicialmente de FPLMTS (*Future Public Land Mobile Telecommunication System*). Posteriormente o nome foi modificado para IMT-2000 (*International Mobile Telecommunications – 2000*).

A operação do IMT-2000 é sujeita a considerações de mercado e considerações técnicas.

2.2.2 – Evolução dos Sistemas Celulares no Brasil [11]

O sistema GSM é o que mais cresce atualmente no Brasil segundo dados da ANATEL, conforme se pode observar pelos dados na Tabela 2.1 abaixo e na Figura 2.2 a seguir.

Um dos principais motivos do maior crescimento da tecnologia GSM no Brasil nos últimos anos é o fato das operadoras que operam, ou operavam com a tecnologia TDMA (SMC – Sistema Móvel Celular) migrarem para a tecnologia GSM (SMP – Sistema Móvel Pessoal). A escolha da tecnologia GSM é feita na maioria das vezes, devido a facilidade na

migração. Tanto a tecnologia GSM quanto a tecnologia TDMA utilizam a multiplexação por divisão de tempo associada a multiplexação por divisão de frequência.

Tabela 2. 1 - Crescimento das Tecnologias no Brasil – Maio de 2004.

Tecnologia	Dezembro 2003	Maio 2004			
		N° Terminais		Cresc.	Cresc.
				mês	no ano
AMPS	618.073	491.948	0,90%	-7.377	-20,40%
TDMA	24.897.184	25.186.414	48,10%	237.306	1,20%
CDMA	14.003.545	15.596.411	29,80%	485.717	11,40%
GSM	6.854.464	11.134.679	21,20%	1.357.619	62,40%
Total	46.373.266	52.409.452	100,00%	2.073.265	13,00%




Figura 2. 2 - Crescimento das Tecnologias no Brasil – Maio de 2004.

2.3 – GSM

2.3.1- Introdução

A história do celular começa em 1981, quando o celular analógico foi lançado e, quase ao mesmo tempo, houve um estudo conjunto franco-germânico voltado à tecnologia celular digital e à possibilidade da criação de um sistema pan-europeu. Em 1982, um comitê de trabalho especial, o Groupe Spécial Mobile (GSM) foi criado para analisar e continuar o estudo franco-germânico. Em 1986, o comitê de trabalho deu um passo à frente com o estabelecimento de um núcleo permanente de pessoas designadas para a continuação do trabalho e a criação de normas para um sistema digital do futuro. Aproximadamente um ano depois, o memorando de entendimento, ou MoU, como foi denominado, foi assinado por mais

de 18 países. Este memorando declarava que os signatários participariam do sistema GSM e o colocariam em operação até 1991. Em 1989, o GSM foi transferido para a organização ETSI (*European Telecommunications Standards Institute*, ou Instituto Europeu de Normas de Telecomunicações).

Uma vez sob o controle do ETSI, o sistema GSM teve o seu nome alterado para *Global System for Mobile Communications*. Os comitês de trabalho do sistema tiveram o seu nome mudado de GSM para SMG (*Special Mobile Group*, ou Grupo Móvel Especial). Estas mudanças foram feitas para evitar confusão entre o nome do sistema (GSM) e o grupo de pessoas que trabalham nas especificações (SMG), e também para colocar os nomes no idioma de trabalho oficial do ETSI (inglês). Em 1990, foi criado um novo ramo da especificação GSM - o DCS1800. As especificações originais do DCS1800 foram desenvolvidas simplesmente como versões editadas dos documentos do GSM900, onde mudava apenas a frequência de 900MHz para 1800MHz.

O interesse pelo GSM espalhou-se rapidamente fora da Europa. A Austrália foi o primeiro país não europeu a juntar-se ao MoU, em 1992. Desde então, muitos outros países asiáticos adotaram o GSM. Atualmente, existe um MoU pan-asiático, que analisa os acordos de roaming internacionais. As especificações da Fase II para o GSM já foram definidas, combinando os documentos do GSM900 e do DCS1800; Diversos recursos novos foram incluídos ao sistema, juntamente com muitos pequenos ajustes.

2.3.2 – Características [6] [8] [9] [12]

O GSM (*Global System for Mobile Communication*) é um padrão digital de telefonia celular de segunda geração. Foi desenvolvido na Europa, inicialmente para a faixa de frequência de 900 MHz, com método de acesso TDMA (múltiplo acesso por divisão de tempo). Posteriormente teve uma versão adaptada para as faixas de frequências de 1800 MHz e 1900 MHz e foi adotado na maior parte do mundo.

O GSM possui a estrutura básica dos demais sistemas celulares oferecendo as mesmas funcionalidades básicas associadas à mobilidade.

As bandas do GSM são divididas em canais de RF, onde cada canal consiste em um par de frequências (transmissão e recepção) com 200 KHz cada.

O GSM utiliza um formato de modulação digital chamado 0,3GMSK (*Gaussian Minimum Shift Keying*). Com isso as frequências portadoras dos canais de RF são moduladas em 0,3GMSK por um sinal digital.

O 0,3G indica a banda do filtro gaussiano de pré-modulação utilizado para reduzir o espectro do sinal modulado.

MSK (*Minimum Shift Keying*) é um tipo especial de modulação FSK (*Frequency Shift Keying*) onde 1's e 0's são representados por deslocamentos na frequência da portadora de RF.

O sinal digital é dividido no domínio do tempo em 8 intervalos (*slots*) de tempo possibilitando o múltiplo acesso por divisão no tempo (TDMA) das estações móveis.

O GSM é uma combinação de FDMA (múltiplo acesso por divisão de frequência) e TDMA. A Figura 2.3 ilustra a combinação TDMA e FDMA no GSM. Pode-se notar que a banda disponível é dividida em faixas de frequências (FDMA) e cada faixa de frequências é dividida no tempo (TDMA), isto é, cada faixa de frequência possui vários usuários que são divididos no tempo.




Figura 2. 3 - Combinação de TDMA e FDMA no GSM.

O GSM é o padrão de sistema celular com mais usuários no mundo tendo atingido em 2002, segundo o EMC *World Cellular Database*, a marca de 792,8 milhões de assinantes ou

69,83% dos assinantes mundiais e está presente em praticamente todos os países. A presença mundial e o volume de assinantes e redes GSM é o grande trunfo deste sistema pois se traduz em facilidades de roaming e custos mais baixos para a rede e terminais.

O GSM foi introduzido no Brasil em 2002 com a licitação pela ANATEL das Bandas D e E e está em operação em quase todo o Brasil. Está sendo adotado também por várias operadoras que estão migrando do TDMA, como a Telemig Celular, por exemplo, que passará a atuar também em GSM.

2.3.3 - Arquitetura

A Figura 2.4 mostra a arquitetura de um sistema GSM e a seguir será feita a descrição de cada um dos componentes do sistema acima.




Figura 2. 4 - Arquitetura de um Sistema GSM.

- Estação Móvel (*Mobile Station* - MS)

A Estação Móvel é o aparelho utilizado pelo assinante quando carregado com um cartão inteligente conhecido como SIM Card ou Módulo de Identidade do Assinante

(*Subscriber Identity Module*). Esse SIM Card é o chip que é vendido pelas operadoras aqui no Brasil. Sem o SIM Card a Estação Móvel não está associada a um usuário e não pode fazer nem receber chamadas.

Uma vez contratado o serviço junto a uma operadora, o usuário passa a dispor de um SIM card que ao ser inserido em qualquer terminal GSM faz com que este passe a assumir a identidade do proprietário do SIM Card.

O SIM card armazena entre outras informações um número de 15 dígitos, a Identidade Internacional do Assinante Móvel (*International Mobile Subscriber Identity - IMSI*) que identifica unicamente uma dada Estação Móvel.

Já o terminal é caracterizado por um número também com 15 dígitos, atribuído pelo fabricante, denominado IMEI ou Identidade Internacional do Equipamento Móvel (*International Mobile Station Equipment Identity*).

- Sistema de Estações Base (*Base Station System - BSS*)

Sistema encarregado da comunicação com as estações móveis em uma determinada área. É formado por várias Estações Rádio Base (*Base Transceiver Station - BTS*) e um Controlador de Estações Base (*Base Station Controller - BSC*), que controla estas Estações Rádio Base.

- Central de Comutação e Controle (*Mobile Services Switching Centre - MSC*)

É a central responsável pelas funções de comutação e sinalização para as estações móveis localizadas em uma área geográfica designada como a área do MSC. A diferença principal entre um MSC e uma central de comutação fixa é que a MSC tem que levar em consideração a mobilidade dos assinantes (locais ou visitantes). O MSC encarregado de rotear chamadas para outros MSCs é chamado de *Gateway MSC*.

- Registro de Assinantes Locais (*Home Location Register - HLR*)

É a base de dados que contém informações sobre os assinantes de um sistema celular.

- Registro de Assinantes Visitantes (*Visitor Location Register - VLR*)

É a base de dados que contém a informação sobre os assinantes em visita (roaming) a um sistema celular.

- Centro de Autenticação (*Authentication Center - AUC*)

É responsável pela autenticação dos assinantes no uso do sistema. O Centro de Autenticação está associado a um HLR e armazena uma chave de identidade para cada assinante móvel registrado naquele HLR possibilitando a autenticação do assinante. É também responsável por gerar a chave para criptografar a comunicação entre a estação móvel (MS) e BTS.

- Registro de Identidade do Equipamento (*Equipment Identity Register - EIR*)

É a base de dados que armazena os IMEIs dos terminais móveis de um sistema GSM.

- Centro de Operação e Manutenção (*Operational and Maintenance Center - OMC*)

É a entidade funcional através da qual a operadora monitora e controla o sistema.

2.3.4 – Faixas de Frequências

O GSM foi padronizado para operar em três faixas de frequências: GSM 900 (900 MHz), DCS 1800 (1800 MHz) e PCS 1900 (1900 MHz). No Brasil as bandas D e E estão na faixa de frequências do DCS 1800.

A Tabela 2.2 mostra as faixas de frequências no Brasil, segundo dados da ANATEL.

O LNA proposto nesse trabalho foi baseado na banda D, usando a faixa de frequência de 1805 a 1820 MHz, já que utilizou-se a transmissão da ERB para Estação Móvel (receptor).

Segundo a ANATEL, pode-se definir o SMP e o SMC conforme a descrição a seguir.

O Serviço Móvel Pessoal (SMP) é o serviço de telecomunicações móvel terrestre de interesse coletivo que possibilita a comunicação entre Estações Móveis e de Estações Móveis para outras estações. O SMP é caracterizado por possibilitar a comunicação entre estações de uma mesma Área de Registro do SMP ou acesso a redes de telecomunicações de interesse coletivo.

O Serviço Móvel Celular (SMC) é o serviço de telecomunicações móvel terrestre, aberto à correspondência pública, que utiliza sistema de radiocomunicações com técnica celular, interconectado à rede pública de telecomunicações, e acessado por meio de terminais portáteis, transportáveis ou veiculares, de uso individual.

Tabela 2. 2 - Faixas de Frequências no Brasil.

Frequências MHz	Transmissão da Estação Móvel	Transmissão da ERB
Banda A	824-835 845-846,5	869-880 890-891,5
Banda B	835-845 846,5-849	880-890 891,5-894
Banda D	910-912,5 1710-1725	955-957,5 1805-1820
Banda E	912,5-915 1740-1755	957,5-960 1835-1850
Subfaixas de Extensão	907,5-910 1725-1740 1775-1785	952,5-955 1820-1835 1870-1880

A Figura 2.5 mostra as áreas de celular no Brasil, mostrando o SMC (Sistema Móvel Celular) e o SMP (Sistema Móvel Pessoal).



Figura 2. 5 - Bandas e Áreas de Celular no Brasil.

A Tabela 2.3, de acordo com a ANATEL, mostra as operadoras de celular no Brasil.

Tabela 2. 3 - Operadoras de Celular no Brasil.

Operadoras	Tecnologia	Banda	Tipo de Outorga
Claro (Telecom Américas)	TDMA e GSM	B,D,E	SMP
TIM	TDMA e GSM	A,B,D,E	SMP
Vivo	TDMA e CDMA	A,B	SMP
Amazônia e Telemig Celular	TDMA	A	SMC
BCP (Claro)	TDMA	B	SMC
CTBC Celular	TDMA	A	SMC
Sercomtel Celular	TDMA	A	SMP
Oi (Telemar)	GSM	D	SMP
Brasil Telecom	GSM	E	SMP
Vésper	CDMA	E	SMP

2.3.5 – Evolução da Tecnologia GSM

O GSM é uma tecnologia de segunda geração de celulares. Para que esse sistema possa oferecer novos serviços, como serviços de dados a taxas maiores, é necessário uma evolução na tecnologia GSM. A evolução da tecnologia GSM está mostrada na Tabela 2.4 [8].

Tabela 2. 4 - Evolução da Tecnologia GSM.

Espectro	Atual: 900 e 1800 MHz (Europa) 1900 MHz (EUA)		
	2 G	2,5 G	2,5/3 G
Geração	GSM	GPRS	EDGE
Tecnologia	14,4 kbit/s	171,2 kbit/s	473.6 kbit/s
Taxa de dados (máx. teórica)	200 kHz	200 kHz	200 kHz
Canalização			

Na geração 2,5 o GSM evolui para o GPRS (*General Packet Radio Service*). Nessa tecnologia, dados disputam os mesmos slots de tempo já existentes, o que é um limitante para as operadoras oferecerem taxas maiores. Na prática a máxima taxa conseguida está entre 26

Kbps e 40 Kbps. Para aumentar a taxa de dados nessa tecnologia, slots de tempo são agrupados.

Uma evolução maior é conseguida com a utilização da tecnologia EDGE (*Enhanced Data Rates for Global Evolution*). Com isso, consegue-se aumentar em 3 vezes a taxa de transmissão pela utilização de um novo esquema de modulação. Na prática a máxima taxa conseguida é 384 kbps e uma média de 110 Kbps a 120 Kbps em uma rede carregada. A classificação do EDGE como geração 2,5 ou geração 3 é controversa.

A tecnologia GSM pode optar por migrar para a tecnologia WCDMA (*Wideband CDMA*) na geração 3.

A implantação do EDGE e do GPRS em sistemas GSM é feita com pequenas modificações nas redes existentes, já que utilizam as mesmas frequências. Já a migração para WCDMA exige que as operadoras adquiram licenças para novas frequências (1900/2100 MHz).

Estas tecnologias exigem novos terminais multimodo (GSM/GPRS/EDGE/WCDMA), conforme as tecnologias disponíveis na rede.

2.4 – Fundamentos Teóricos de Comunicação

2.4.1 – Introdução

Um dos principais componentes dos sistemas de comunicação é o receptor, capaz de receber um sinal e extrair a informação desejada. Os receptores necessitam, cada vez mais, melhorar suas características, tais como consumo de potência, peso, tamanho e qualidade.

Um dos primeiros estágios do receptor é o amplificador de baixo ruído (LNA- *Low Noise Amplifier*). Para projetar um LNA deve-se conhecer alguns conceitos como Linearidade, Ponto de Interceptação de Terceira Ordem (IP3), Ponto de Compressão de 1 dB, Ruído, Figura de Ruído e Parâmetros S. Os Parâmetros S possibilitam as medidas de ganho, casamento de impedância e isolamento. Essa parte do capítulo destina-se a apresentar esses conceitos.

2.4.2 – Arquitetura dos Receptores [3] [2]

Os tipos básicos de receptores de rádio são o receptor homodino, ou receptor por conversão direta, e o receptor super-heterodino. O receptor homodino é bastante usado em equipamentos portáteis, devido principalmente ao baixo consumo de potência e maior possibilidade de integração de seus componentes, reduzindo consideravelmente o tamanho do receptor, já que não necessita de filtros de RI e FI. A Figura 2.6 a seguir mostra o diagrama em blocos de um receptor homodino.




Figura 2. 6 - Receptor Homodino.

O receptor super-heterodino, também usado em equipamentos portáteis, possui a vantagens de ter uma maior largura de faixa e boa seletividade de canal de rádio, além de uma maior sensibilidade. O receptor homodino converte o sinal que chega a antena para a frequência de interesse diretamente, sem passar por frequências intermediárias. Já o receptor super-heterodino converte o sinal que chega a antena para a frequência de interesse através de um ou mais estágios de frequências intermediárias (FI). Uma desvantagem do receptor super-heterodino é a necessidade de filtros com um alto fator de qualidade (Q), que são difíceis de serem integrados junto ao circuito, uma outra desvantagem é o consumo de potência maior que é maior que em receptores homodinos. A Figura 2.7 mostra o diagrama em blocos de um receptor super-heterodino.




Figura 2. 7 - Receptor Super-Heterodino.

Os filtros RF são utilizados para eliminar sinais que não pertencem a banda de frequência do sistema. São filtros passa faixa com alto fator de qualidade (Q).

O LNA é o amplificador utilizado para amplificar o sinal que chega da antena para ser processado posteriormente.

O misturador (*mixer*) translada a informação de RF para a faixa de FI (frequência intermediária).

Os filtros são utilizados para minimizar o ruído.

O importante de se observar nas Figuras 2.6 e 2.7 é que o Amplificador de Baixo Ruído (LNA), que é o interesse desse trabalho, faz parte dos receptores, sendo normalmente um dos primeiros estágios.

2.4.3 – Linearidade

Ao aplicar um sinal na entrada de um amplificador implementado com dispositivos ativos haverá uma amplificação na região linear. Entretanto ao aumentar o nível do sinal de entrada à partir de um certo ponto, o sinal de saída irá distorcer devido a não linearidade da curva de transferência desse dispositivo, conforme mostra a Figura 2.8 [33].

Essa distorção sofrida acima de um certo valor, gera componentes de frequências que não estão presentes no sinal original. O parâmetro usado para medir essa distorção é o ponto de interceptação de terceira ordem (IP3), que será mostrado no próximo item.




Figura 2. 8 - Curva de Transferência de um Amplificador com Dispositivos Ativos.

2.4.4 – Ponto de Intercepção de Terceira Ordem (IP3)

Ao aplicar um sinal senoidal a um sistema não linear, como o da Figura 2.8 por exemplo, a saída normalmente irá apresentar componentes de frequência que são múltiplos inteiros da frequência de entrada. Por exemplo, ao se aplicar um sinal $x(t)$, equação (2.1), na entrada de um sistema, este apresentará na saída o sinal $y(t)$, dado pela equação (2.2), que pode-se desenvolver até obter a equação (2.4).

$$x(t) = A \cos wt \tag{2.1}$$

$$y(t) = \alpha_1 A \cos wt + \alpha_2 A^2 \cos^2 wt + \alpha_3 A^3 \cos^3 wt + \dots \tag{2.2}$$

$$y(t) = \alpha_1 A \cos wt + \frac{\alpha_2 A^2}{2} (1 + \cos 2wt) + \frac{\alpha_3 A^3}{4} (3 \cos wt + \cos 3wt) + \dots \tag{2.3}$$

$$y(t) = \frac{\alpha_2 A^2}{2} + \left(\alpha_1 A + \frac{3\alpha_3 A^3}{4} \right) \cos wt + \frac{\alpha_2 A^2}{2} \cos 2wt + \frac{\alpha_3 A^3}{4} \cos 3wt + \dots \tag{2.4}$$

Na equação 2.4, pode-se observar que o termo que possui a mesma frequência do sinal de entrada é chamado fundamental, e os termos com frequências de ordem maior são chamados harmônicos. [2].

Em sistemas com largura de faixa limitada, normalmente, não se consegue medir essa “distorção harmônica”, pois os harmônicos podem ficar fora da faixa de frequência, com isso a distorção na saída aparece muito pequena, mesmo que o estágio de entrada introduza grande “não linearidade”.

Uma maneira de resolver esse problema é medir a distorção por intermodulação, fazendo-se o chamado “teste de dois tons”. Ao se aplicar dois tons de frequências próximas na entrada de um sistema não linear, como o LNA, haverá componentes de frequência nas imediações da faixa de passagem do sistema. Estas componentes de frequência são chamadas de produto de intermodulação (IM).

Aplicando-se, na entrada do circuito, dois tons de frequência w_1 e w_2 , sendo que:

$$x(t) = x_1(t) + x_2(t) = A_1 \cos w_1 t + A_2 \cos w_2 t \quad (2.5)$$

O sinal na saída será:

$$y(t) = \alpha_1 (A_1 \cos w_1 t + A_2 \cos w_2 t) + \alpha_2 (A_1 \cos w_1 t + A_2 \cos w_2 t)^2 + \alpha_3 (A_1 \cos w_1 t + A_2 \cos w_2 t)^3 + \dots \quad (2.6)$$

Considerando, para simplificar, apenas os três primeiros termos da equação (2.6), pode-se obter através de manipulações matemáticas os termos a seguir:

Frequências Fundamentais:

$$\cos w_1 t \left(\alpha_1 A_1 + \frac{3}{4} \alpha_3 A_1^3 + \frac{3}{2} \alpha_3 A_1 A_2^2 \right) \quad (2.7)$$

$$\cos w_2 t \left(\alpha_1 A_2 + \frac{3}{4} \alpha_3 A_2^3 + \frac{3}{2} \alpha_3 A_2 A_1^2 \right) \quad (2.8)$$

Termos de segunda ordem:

$$\cos 2w_1 t \left(\frac{1}{2} \alpha_2 A_1^2 \right) \quad (2.9)$$

$$\cos 2w_2 t \left(\frac{1}{2} \alpha_2 A_2^2 \right) \quad (2.10)$$

Os termos (2.9) e (2.10) são componentes harmônicos de segunda ordem. O termo (2.11) é um produto de intermodulação.

$$\alpha_2 A_1 A_2 [\cos(w_1 + w_2)t + \cos(w_1 - w_2)t] \quad (2.11)$$

Termos de terceira ordem:

$$\cos 3w_1 t \left(\frac{1}{4} \alpha_3 A_1^3 \right) \quad (2.12)$$

$$\cos 3w_2 t \left(\frac{1}{4} \alpha_3 A_2^3 \right) \quad (2.13)$$

Os termos (2.12) e (2.13) são componentes harmônicos de terceira ordem. Os termos (2.14) e (2.15) a seguir são produtos de intermodulação de terceira ordem (IM3).

$$\frac{3}{4} \alpha_3 A_1^2 A_2 [\cos(2w_1 + w_2)t + \cos(2w_1 - w_2)t] \quad (2.14)$$

$$\frac{3}{4} \alpha_3 A_1 A_2^2 [\cos(2w_2 + w_1)t + \cos(2w_2 - w_1)t] \quad (2.15)$$

Pode-se observar, em particular, que os produtos de intermodulação de terceira ordem (IM3) $2w_2 - w_1$ e $2w_1 - w_2$ aparecem nas vizinhanças de w_1 e w_2 , principalmente quando a diferença entre w_1 e w_2 é pequena, conforme a Figura 2.9 a seguir.




Figura 2. 9 - Produtos de Intermodulação em um Sistema Não Linear.

No caso de um LNA usado em telefonia celular, quando há canais adjacentes ao canal desejado presentes na antena, aparecerá um produto de intermodulação de terceira ordem (IM3) na banda do canal de interesse, assim como mostra a Figura 2.10.




Figura 2. 10 - Influência do IM3 no canal desejado.

Um parâmetro que caracteriza essa influência é o chamado ponto de interceptação de terceira ordem (IP3), que é medido por um teste de dois tons. Ao analisar as equações dos termos de terceira ordem (2.14) e (2.15), verifica-se que suas amplitudes são proporcionais ao cubo da amplitude do sinal de entrada, isso mostra que esses termos aumentam três vezes mais rápido que o termo fundamental. Ao analisar os sinais de entrada e saída, variando-se a amplitude do sinal de entrada, chega-se a um gráfico logarítmico (Entrada dBm x Saída dBm), onde pode-se verificar inclinações diferentes para a fundamental e para o produto de intermodulação de terceira ordem, conforme mostra a Figura 2.11.




Figura 2. 11 - Teste de Dois Tons Para Determinação do IP3.

O ponto de interseção de terceira ordem (IP3) é definido como ponto de cruzamento das inclinações da fundamental e IM3, extrapolando-se a curva além da região linear do dispositivo, já que essa interseção não ocorre na prática devido à saturação da curva dos dispositivos. A coordenada horizontal do ponto de interseção é chamada de IP3 de entrada (IIP3), e a coordenada vertical é chamada de IP3 de saída (OIP3) [2].

Por ser uma medida normalizada em relação à fundamental, o ponto de interseção de terceira ordem (IP3) pode ser usado como comparação de medida de linearidade entre diferentes circuitos.

2.4.5 – Ponto de Compressão de 1dB

Esse parâmetro é definido como sendo o nível do sinal de entrada que causa uma redução de 1dB no sinal de saída em relação à curva de resposta ideal, que corresponde a fundamental vista no item anterior. Para encontrar esse ponto, basta extrapolar a fundamental,

e verificar o ponto em que a diferença entre a extrapolação e a curva real corresponde a 1dB, conforme a Figura 2.12.




Figura 2. 12 - Ponto de Compressão de 1dB.

Esse parâmetro mostra o limite de distorção aceito pelo sistema.

2.4.5 – Ruído

Uma das principais especificações de um LNA é a Figura de Ruído. A Figura de Ruído mede a quantidade de ruído que o circuito adiciona ao sinal. O item 2.4.6 apresentará a definição da Figura de Ruído. Esse ítem irá abordar os principais tipos de ruído que afetam os circuitos integrados de RF.

Os ruídos são sinais espúrios que aparecem somados ao sinal desejado e são de natureza aleatória, provocando alterações em um sinal que atravessa um circuito ou um meio de transmissão. Esse trabalho não pretende estudar a fundo o ruído e sim permitir conhecimento das fontes de ruído para que se possa projetar o LNA de forma a reduzir o efeito do ruído no sistema.

O ruído pode ser causado por fatores externos ao sistema, como ruído atmosférico, ou fatores internos ao sistema. Nesse trabalho serão discutidos apenas os ruídos causados por fatores internos ao sistema. A existência do ruído interno é associada a fenômenos físicos que determinam o comportamento dos componentes utilizados no projeto e consiste em variações aleatórias de tensão ou corrente nos dispositivos utilizados. O ruído não pode ser cancelado porque está presente onde há circulação de corrente.[2] [3].

As principais fontes de ruído em circuitos integrados são transistores e resistores. [13]

A maior fonte de ruído em resistores é o ruído térmico que pode ser modelado com uma fonte de tensão em série com um resistor, ou com uma fonte de corrente em paralelo com o resistor.

A seguir serão abordados os principais tipos de ruído que influenciam os circuitos integrados de RF.

2.4.5.1 – Ruído Térmico

O ruído térmico é causado pela agitação térmica de elétrons livres em condutores. Essa agitação apresenta um movimento aleatório que se traduz na formação de corrente elétrica.

Existem duas fontes de ruído térmico no transistor MOS: o ruído térmico gerado no canal do transistor MOS e o ruído térmico causado pela resistência distribuída da porta (*gate*).

O ruído térmico gerado no canal do transistor MOS pode ser modelado através de uma fonte de corrente na saída do dispositivo, conforme a Figura 2.13.




Figura 2. 13 - Modelo do Ruído de Canal para Transistor MOS.

A corrente de ruído no canal é: [2] [3]

$$\overline{i_{nd}^2} = 4kT\gamma g_{ds}\Delta f \quad (2.16)$$

onde:

g_{ds} – condutância dreno-fonte para $V_{DS} = 0$;

γ – coeficiente que varia entre 2/3 e 1 em função da tensão dreno-fonte (V_{DS}) (2/3 quando o dispositivo está saturado e 1 quando $V_{DS} = 0$) em dispositivos de canal longo. Para transistores de canal curto esse coeficiente pode variar entre 2 e 3, dependendo das condições de polarização;

k – Constante de Boltzmann ($k = 1,38 \times 10^{-23}$ J/K);

Δf – faixa de frequência;

T – temperatura. [2] [3].

O ruído térmico induzido na porta é provocado pois os transistores MOS são considerados como uma rede RC distribuída (acoplamento capacitivo e resistência de porta (*gate*) considerados distribuídos), principalmente em altas frequências. Esse ruído pode ser modelado através de uma resistência em paralelo com uma fonte de ruído ligadas entre porta (*gate*) e fonte do transistor, conforme a Figura 2.14.




Figura 2. 14 - Modelo do Transistor MOS com Ruído devido à Resistência de Porta.

Esse ruído pode ser desprezado em baixa frequência, porém é um fator importante na faixa de RF [3]. Pode-se observar também que esse ruído varia com a frequência (2.17) (2.18), não sendo constante.

Van der Ziel [14] mostrou que esse ruído pode ser expresso como:[3]

$$\overline{i_{ng}^2} = 4kT\delta g_g \Delta f \quad (2.17)$$

onde g_g pode ser expresso por:

$$g_g = \frac{\omega^2 C_{gs}^2}{5g_{ds}} \quad (2.18)$$

onde:

δ – coeficiente de ruído na porta (gate). Van der Ziel deu um valor de 4/3;

C_{gs} – capacitância porta fonte;

ω – frequência (2 π f). [3].

Esse modelo do ruído também pode ser modificado, através de um equivalente Thevenin, obtendo uma fonte de ruído em série com uma resistência ligadas a porta (gate do transistor), [3] [15] conforme a Figura 2.15. Dessa forma obtem-se um modelo que independe da frequência. [3].




Figura 2. 15 - Modelo Alternativo do Transistor MOS com Ruído devido à Resistência de Porta.

onde:

$$\overline{v_{ng}^2} = 4kT\delta r_g \Delta f \quad (2.19)$$

Sendo que:

$$r_g \cong \frac{1}{5g_{ds}} \quad (2.20)$$

2.4.5.2 – Ruído *Shot*

O ruído *Shot* em transistores MOS é originado por corrente de fuga do canal. Esse ruído pode ser modelado pela equação (2.21) a seguir: [3]

$$\overline{i_n^2} = 2qI_{DC}\Delta f \quad (2.21)$$

onde:

$\overline{i_n^2}$ - valor RMS da corrente de ruído;

q – carga do elétron ($1,6 \times 10^{-19}$ *Coulombs*);

I_{DC} – corrente DC em *amperes*.

Essa contribuição de ruído é geralmente muito pequena e deve ser levada em consideração apenas quando a impedância ligada a fonte do transistor for muito grande. [14]

2.4.5.3 – Ruído *Flicker*

O ruído *Flicker* em transistores MOS é causado principalmente por imperfeições do óxido de canal (portadores aleatórios no canal). É importante observar que transistores MOS mais largos possuem menos ruído *Flicker* porque há maior capacitância de canal e com isso uma diminuição nas variações na carga no canal [3].

Este tipo de ruído é muitas vezes chamado 1/f porque ele varia inversamente com a frequência. Devido a esse comportamento, pode-se comparar os ruídos térmico e *shot* com ruído *flicker*. Como exemplo, abaixo de certa frequência o ruído *flicker* é dominante, acima dominam os ruídos térmico e *shot*.

Esse ruído é modelado por uma corrente dada por [3]:

$$\overline{i_n^2} = \frac{k}{f} \cdot \frac{g_m^2}{WLC_{ox}^2} \cdot \Delta f \quad (2.22)$$

onde:

K - constante dependente do processo;

W e L - dimensões do transistor;

g_m - ganho de transcondutância;

C_{ox} - capacitância de óxido.

Pode-se simplificar a expressão do ruído (2.22) [3] através da aproximação $w_T = g_m / C_{gs}$ (Apêndice A), chegando a expressão:

$$\overline{i_n^2} \approx \frac{k}{f} \cdot w_T^2 \cdot WL \cdot \Delta f \quad (2.23)$$

Dessa equação (2.22), é fácil perceber que, para uma transcondutância fixa, uma área de canal grande reduz esse tipo de ruído.

Outra consideração importante é que a constante de processo k é 50 vezes maior em transistores NMOS se comparada com a constante em transistores PMOS.[3]

2.4.5.4 – Ruído de Substrato

Como existe corrente de substrato nos transistores MOS (significante quando o dispositivo está na saturação), existe também ruído *Shot* e ruído térmico associado a essa corrente. [16]

A densidade espectral do ruído *Shot* é dada por:

$$S_{I_{sub}}(f) = 2qI_{sub} \tag{2.24}$$

O efeito do ruído térmico no substrato pode ser modelado como ilustrada pela Figura 2.16. Os resistores $R_{BB'}$ introduzem o ruído térmico, que pode ser caracterizado pela densidade espectral de ruído expressa em (2.25).




Figura 2. 16 - Modelo do Ruído Térmico de Substrato.

$$S_{V_{sub}}(f) = 4kTR_{BB'} \tag{2.25}$$

A densidade espectral de potência relativa à tensão de entrada é expressa por (2.26) [17].

$$S_{V_{in}}(f) = 4kTR_{BB'} \left(\frac{g_{mB}}{g_m} \right)^2 \tag{2.26}$$

Analisando a expressão (2.26) pode-se observar que consegue-se reduzir esse ruído aumentando g_m , ou aumentando a tensão entre substrato e fonte (reduzindo a relação g_{mB}/g_m).

2.4.6 – Figura de Ruído (NF)

Em projetos de circuitos integrados em RF utiliza-se o Fator de Ruído, ou a Figura de Ruído (NF) como um parâmetro para caracterizar o desempenho do circuito.[3]

A Figura de Ruído, corresponde ao Fator de Ruído expresso em dB, é a medida da degradação da relação sinal ruído (SNR), quando um sinal elétrico passa por um determinado circuito. Ela é um dos fatores com o qual se determina a sensibilidade dos sistemas. A Figura 2.17 a seguir mostra a representação geral de um circuito.




Figura 2. 17 - Análise da Figura de Ruído.

onde:

P_{se} – Potência do sinal de entrada;

P_{re} – Potência de ruído de entrada;

P_{ss} – Potência de sinal de saída;

P_{rs} – Potência de ruído de saída.

O Fator de Ruído pode ser obtido através das relações sinal ruído de entrada e saída, conforme a equação (2.27) a seguir.

$$F = \frac{SNR_{entrada}}{SNR_{saída}} \quad (2.27)$$

onde:

F – Fator de Ruído;

SNR_{entrada} – Relação sinal ruído de entrada;

SNR_{saída} – Relação sinal ruído de saída.

Pode-se substituir a relação SNR por uma relação de potências. A relação na entrada corresponde a potência de sinal de entrada dividida pela potência de ruído na entrada. A relação na saída pode ser obtida pela entrada multiplicada pelo ganho do circuito, como pode-se observar na expressão (2.29) a seguir.

$$F = \frac{\frac{P_{se}}{P_{re}}}{\frac{P_{ss}}{P_{rs}}} \quad (2.28)$$

$$F = \frac{\frac{P_{se}}{P_{re}}}{\frac{G_c \cdot P_{se}}{(P_{rc} + G_c \cdot P_{re})}} = \frac{P_{rc} + G_c \cdot P_{re}}{G_c \cdot P_{re}} \quad (2.29)$$

onde:

P_{rc} – Potência de ruído do circuito;

G_c – Ganho de potência do circuito.

Ao expressar o Fator de Ruído em dB, obtém-se a Figura de Ruído, conforme a expressão (2.30).

$$NF = 10 \log(F) = 10 \log \left(\frac{P_{rc} + G_c P_{re}}{G_c P_{re}} \right) \quad (2.30)$$

A partir da definição pode-se observar que o Fator de Ruído de um circuito não pode ser menor que 1, pois se um circuito não gera ruído, a relação SNR de entrada será igual a de saída e portanto F será igual a 1 [3].

Em um receptor de RF, todos os componentes (LNA, filtros, mixers, etc) contribuem para acréscimo de ruído no sistema, portanto deve-se calcular a Figura de Ruído em cascata para ‘n’ blocos conforme mostra a Figura 2.18.




Figura 2. 18 - Análise da Figura de Ruído de um Sistema em Cascata.

A Figura de Ruído total do sistema é:

$$NF_{TOT} = NF_1 + \frac{NF_2 - 1}{G_1} + \dots + \frac{NF_n}{G_1 G_2 G_{n-1}} \quad (2.31)$$

Pela equação (2.31) pode-se observar que o primeiro bloco contribui mais efetivamente para a Figura de Ruído total do sistema. Normalmente, o primeiro bloco é o LNA, portanto deve haver um compromisso entre minimização da figura de ruído e aumento de ganho nesse bloco, pois este último também contribui para diminuição do ruído dos estágios seguintes [3].

2.4.7 – Parâmetros de Espalhamento S

Os parâmetros de espalhamento, ou parâmetros S (*scattering parameters*), são usados para caracterizar o comportamento de sistemas que trabalham em alta frequência, onde é mais difícil obter outros parâmetros através de medidas [2] [3].

Os parâmetros S são usados para representar coeficientes de reflexão e transmissão. No caso de quadripolos, são conhecidos como:

- S_{11} - coeficiente de reflexão de entrada;
- S_{21} - ganho direto;

- S_{22} - coeficiente de reflexão de saída;
- S_{12} - ganho reverso.

Pode-se analisar os circuitos, de forma geral, como uma rede de duas portas (quadripolo), conforme Figura 2.19, onde tem-se duas entradas e duas saídas, sem se preocupar com os detalhes da estrutura interna do sistema.



Figura 2. 19 - Quadripolo.

Pode-se utilizar os parâmetros de impedância (Z) ou admitância (Y) para análise através das equações a seguir:

$$V_1 = Z_{11}I_1 + Z_{12}I_2 \quad (2.32)$$

$$V_2 = Z_{21}I_1 + Z_{22}I_2 \quad (2.33)$$

$$I_1 = Y_{11}V_1 + Y_{12}V_2 \quad (2.34)$$

$$I_2 = Y_{21}V_1 + Y_{22}V_2 \quad (2.35)$$

Para definição dos parâmetros Z é conveniente fazer ora a entrada em aberto, ora a saída em aberto pois com isso alguns termos das equações (2.32) e (2.33) acima tornam-se zero. Utilizando o mesmo raciocínio, usa-se o curto-circuito para determinar os parâmetros admitância das equações (2.34) e (2.35) [3].

Em altas frequências é difícil realizar curtos-circuitos ou circuitos abertos adequados, com isso, deve-se utilizar os parâmetros S para caracterização do circuito e evitar esses problemas. Os parâmetros S utilizam o fato de que uma linha de transmissão terminada em sua impedância característica (Z_0) não tem reflexões e define as variáveis de entrada e saída em termos de ondas de tensão incidente e refletida (espalhada) [3]. A Figura 2.20 mostra a definição dos parâmetros S, e a Figura 2.21 mostra ondas incidentes e refletidas em uma rede de duas portas.




Figura 2. 20 - Definição dos Parâmetros S.



Figura 2. 21 - Ondas Incidente e Refletida em um Quadripolo.

Através da Figura 2.21, definem-se as relações:

$$b_1 = S_{11}a_1 + S_{12}a_2 \tag{2.36}$$

$$b_2 = S_{21}a_1 + S_{22}a_2 \tag{2.37}$$

Os valores normalizados são [3]:

$$\tag{2.38}$$

$$a_1 = \frac{E_{i1}}{\sqrt{Z_0}}$$

$$a_2 = \frac{E_{i2}}{\sqrt{Z_0}} \quad (2.39)$$

$$b_1 = \frac{E_{r1}}{\sqrt{Z_0}} \quad (2.40)$$

$$b_2 = \frac{E_{r2}}{\sqrt{Z_0}} \quad (2.41)$$

onde:

E_{i1} – onda incidente na porta 1;

E_{r1} – onda refletida na porta 1;

E_{i2} – onda incidente na porta 2;

E_{r2} – onda refletida na porta 2.

Os valores normalizados em relação a $\sqrt{Z_0}$ permitem considerar a magnitude dos parâmetros a_n e b_n iguais à potência da onda incidente ou refletida.

Quando necessita-se obter os parâmetros S_{21} e S_{11} , o sinal é aplicado na entrada do circuito com a saída terminada em Z_0 . Para a obtenção dos valores de S_{12} e S_{22} , o sinal é aplicado na saída do circuito, com a entrada terminada em Z_0 .

Dessa forma, aplicando-se uma tensão na porta 1, com a porta 2 terminada em Z_0 , tem-se $E_{i2} = 0$. Através da equação (2.39), tem-se $a_2 = 0$. Substituindo em (2.36) e (2.37) tem-se:

$$S_{11} = \frac{b_1}{a_1} = \frac{E_{r1}}{E_{i1}} = \Gamma_1 \quad (2.42)$$

onde:

Γ_1 – coeficiente de reflexão do sinal de entrada.

$$S_{21} = \frac{b_2}{a_1} = \frac{E_{r2}}{E_{i1}} \quad (2.43)$$

S_{11} representa o coeficiente de reflexão na entrada, enquanto S_{21} representa o ganho direto, pois relaciona uma onda de saída em relação a uma onda de entrada.

Aplicando-se agora uma tensão na porta 2, com a porta 1 terminada em Z_0 , tem-se:

$$S_{22} = \frac{b_2}{a_2} = \frac{E_{r2}}{E_{i2}} = \Gamma_2 \quad (2.44)$$

onde:

Γ_2 – coeficiente de reflexão do sinal de saída.

$$S_{12} = \frac{b_1}{a_2} = \frac{E_{r1}}{E_{i2}} \quad (2.45)$$

S_{22} representa o coeficiente de reflexão na saída, enquanto S_{12} representa o ganho reverso.

Dessa forma, para medir o ganho do LNA, será utilizado o parâmetro S_{21} . Para medir a qualidade do casamento de impedância na entrada e na saída, serão utilizados os parâmetros S_{11} e S_{22} , respectivamente. O parâmetro S_{12} será utilizado para medir o isolamento entre a entrada e a saída do circuito.

Capítulo 3 – Estudo dos LNAs em CMOS.

3.1 - Introdução

O amplificador de baixo ruído (LNA), como já foi mostrado no capítulo anterior, é, normalmente, o primeiro estágio de um receptor de rádio frequências. Vários trabalhos apresentam a viabilidade de se implementar um LNA em CMOS [4,17,18,19,20,21,22,23,24,25,26,27,28]. O LNA amplifica o sinal proveniente da antena, sendo que um filtro pode ser inserido entre a antena e o LNA, fornecendo o sinal ao misturador (*mixer*), como mostra a Figura 3.1.




Figura 3. 1 - Diagrama em Blocos de um Receptor.

O LNA deve ter um ganho suficientemente alto na faixa de interesse, sem degradar a relação sinal-ruído (SNR). Como o LNA vem, normalmente, logo após a antena, existe a necessidade de fazer o casamento de impedância na entrada em um valor de 50Ω (tipicamente) para conseguir máxima transferência de potência do sinal. Na saída também deve-se casar a impedância, já que o LNA entrega o sinal ao misturador. Dessa forma, o LNA

requer bom ganho, baixa figura de ruído (de forma a não comprometer a figura de ruído total do receptor), casamento de impedância na entrada e na saída, isolamento do sinal reverso e baixo consumo de potência. Para conciliar esses requisitos e ainda obter baixo custo, os fabricantes do setor, motivados pelo grande potencial do mercado, estão em uma contínua evolução tecnológica dos processos de fabricação de circuitos integrados para rádio-freqüência.

Esse capítulo traz uma comparação dos trabalhos publicados, mostra as topologias usadas para construção de LNAs, e apresenta a arquitetura de circuito proposta.

3.2 – Tecnologias

Os primeiros LNAs não foram implementados em tecnologia CMOS. Estes foram implementados em Bipolar, Arseneto de Gálio (GaAs) ou BiCMOS. A tecnologia CMOS torna-se cada dia mais viável para a implementação de LNAs, impulsionada pela busca de baixo consumo e baixo custo. Nos últimos anos, a enorme demanda por serviços de comunicação móvel motivou a busca por soluções que reduzam o custo, tamanho e peso dos equipamentos. Com isso, as tecnologias CMOS com comprimento de canal reduzidos tem apresentado bom desempenho em aplicações de RF, comprovado pelos bons resultados apresentados em vários trabalhos [4,17,18,19,20,21,22,23,24,25,26,27,28,29]. Os principais problemas da tecnologia CMOS em circuitos de RF são baixo ganho e alta capacitância nos terminais dos dispositivos ativos, e componentes passivos de baixa qualidade. Porém o uso da tecnologia CMOS é uma das melhores maneiras de se obter alta integração e baixo custo.

3.3 – Estudo Comparativo de Trabalhos Sobre LNA

Até 1996, poucos trabalhos sobre LNAs utilizando a tecnologia CMOS haviam sido publicados. A partir de 1996, um número maior de trabalhos passou a ser publicado.

Os resultados dos principais trabalhos estudados estão mostrados na Tabela 3.1.

Tabela 3. 1 - Principais Trabalhos Publicados.

Referência	Tecnologia	Ganho dB	NF dB	IP3 dBm	Potência mW	Frequência GHz	Topologia
(4)	0,6µm CMOS	22	3,5	-9,3	30	1,5	Saída Única
(17)	0,35µm CMOS	10,5	3,94	-2,4	40	1,8	Saída Única
(18)	0,18µm CMOS	11,57	2,463	-5,47	4,5	5,8	Saída Única
(19)	0,35µm CMOS	19,9	2,5	2	14,7	2,4	Diferencial
(20)	0,25µm CMOS	15	2		45	0,9	Saída Única
(21)	0,35µm CMOS	20	1,4	-14	6,5	1,9	Saída Única
(22)	0,5µm CMOS	17	3,4	9	48	1,8	Saída Única
(23)	0,6µm CMOS	23	4,9	-6	75	1,8	Saída Única
(24)	0,5µm CMOS	14	1,9	3	10,6	1,96	Saída Única
(25)	0,25µm CMOS	15	2	-5	25	1,9	Diferencial
(26)	0,8µm CMOS	15	2,8	2	54	1,9	Saída Única
(27)	0,18µm CMOS	15	3,23	-1	9,85	2,4	Diferencial
(28)	0,18µm CMOS	13,7 - 12,2	3,2 - 3,7		20	8 a 9	Diferencial
(29)	0,25µm CMOS	20	0,8	-11	8	1,23	Saída Única

3.4 – Topologias de LNA

De forma geral, existem dois tipos de arquiteturas para amplificadores de baixo ruído (LNA) em CMOS: Saída única (saída simples) e Saída diferencial.

A Figura 3.2 mostra esses dois tipos de arquitetura.




Figura 3. 2 - Arquiteturas de (a) Saída Única e (b) Diferencial.

Para o circuito de saída única, da Figura 3.2 (a), o ganho de tensão é dado por [3]:

$$A_{v_S} = \frac{e_o}{e_i} \approx g_m R_L \quad (3.1)$$

onde g_m é dado por (3.2), considerando que o transistor MOS esteja operando na região de inversão forte [3]:

$$g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_d} \quad (3.2)$$

onde:

- g_m - transcondutância do transistor MOS;
- μ_n - mobilidade de elétrons no canal;
- C_{ox} - capacitância por unidade de área do capacitor de placas paralelas formado pelo eletrodo da porta (gate) e canal;
- W - largura do canal;
- L - comprimento do canal;
- I_d - corrente pelo dispositivo.

Observa-se no circuito diferencial da Figura 3.2 (b), que para se ter o mesmo ganho (considerando transistores de mesmas dimensões) do circuito de saída única, deve-se polarizar o amplificador diferencial com o dobro da corrente. Dessa forma, cada parte do circuito diferencial utiliza a mesma corrente do circuito de saída simples, sendo uma grande desvantagem em termos de consumo de potência.

Outra desvantagem do circuito diferencial é a necessidade do uso de um balun, que é o elemento que dá a defasagem no sinal proveniente do estágio anterior (antena ou filtro), uma vez que a entrada desse circuito necessita de um sinal diferencial. Isso causa perdas adicionais que influem na figura de ruído total do sistema [14].

Nesse trabalho, optou-se por uma topologia de saída simples, o que permite menor consumo de potência.

Como visto anteriormente, o LNA necessita de um casamento de impedância na frequência de interesse para maximizar a transferência de sinal. Muitos projetos utilizam o casamento de impedância externo, porém esse trabalho apresenta o casamento de impedância interno (integrado).

Existe dificuldade para se fazer o casamento de impedância na entrada do LNA devido, principalmente, à capacitância intrínseca de entrada dos transistores MOS. A Figura 3.3 mostra os principais tipos de casamento de impedância [14]. Essas redes de casamento de impedância podem ser usadas tanto em saída única como em diferencial.




Figura 3.3 - Casamento de Impedância: (a) Terminação Resistiva; (b) Terminação $1/g_m$; (c) Realimentação Série; (d) Degeração indutiva.

A técnica de terminação resistiva da Figura 3.3(a) gera um bom casamento de entrada em faixa larga ao custo de uma grande degradação da figura de ruído do LNA. A grande degradação da figura de ruído ocorre porque a resistência de casamento é um dispositivo de ruído (conforme visto no Capítulo 2), ou seja, o resistor contribui com seu próprio ruído aumentando a figura de ruído do circuito.

A técnica mostrada na Figura 3.3(b), utiliza a fonte de um transistor MOS porta (gate) comum como terminação de entrada. Para obter a impedância necessária para o casamento (50Ω no caso) faz-se uma seleção apropriada do tamanho do transistor e da corrente de polarização. A impedância vista pela fonte é $1/g_m$ e gera um bom casamento em banda

estreita. O principal problema desta configuração é o fato da figura de ruído ser inversamente proporcional ao comprimento de canal do transistor, devido à resistência de canal que gera ruído, conforme demonstrado nas equações (3.3) e (3.4) [3] [4].

$$NF = 1 + \frac{\gamma}{\alpha} \quad (3.3)$$

$$\alpha = \frac{g_m}{g_{d0}} \quad (3.4)$$

onde:

- NF - limite inferior da figura de ruído para o transistor;
- γ - coeficiente de ruído térmico do canal;
- g_m - transcondutância do dispositivo;
- g_{d0} - condutância dreno-fonte sem polarização ($V_{DS} = 0$).

Para dispositivos de canal longo $\gamma = 2/3$ e $\alpha = 1$, com isso, tem-se o limite inferior da figura de ruído para o transistor $NF=5/3$ (2,2dB). Para dispositivos de canal curto $\gamma/\alpha = 2$, tem-se o limite inferior da figura de ruído para o transistor $NF = 3$ (4,8dB).

Pode-se concluir, com isso, que com a diminuição do tamanho do canal, a figura de ruído aumenta, o que torna essa opção menos atrativa, pois a tendência com a evolução tecnológica é a diminuição do tamanho do canal.

A técnica de realimentação série mostrada na Figura 3.3(c) tem um consumo de potência bem maior pois é uma configuração banda larga e não usa técnicas de sintonia de frequência LC que reduzem o consumo. Outra desvantagem é o aumento da figura de ruído pois também utiliza resistores. Esse tipo de circuito é bastante comum em aplicações onde se tem necessidade de casamento em banda larga e não tem-se muita preocupação com a figura de ruído.

A técnica mostrada na Figura 3.3(d) é chamada degeneração indutiva, pois usa indutores para gerar a parte real desejada (normalmente 50Ω) na impedância de entrada. A vantagem deste método é o controle do valor da parte real da impedância de entrada através da escolha dos indutores. Essa técnica é bastante interessante, pois é a melhor entre as quatro apresentadas em termos de desempenho de ruído. Isso ocorre porque a mesma não usa resistências que geram ruído (excluindo resistência de canal como no caso da configuração porta comum da Figura 3.3(b)). Esta configuração tem sido muito usada em LNAs em CMOS [4,17,18,20,21,22,23,24,26,29]. Essa técnica foi escolhida para ser utilizada nesse projeto pois apresenta melhores resultados comparados com as demais. O casamento de impedância de entrada e saída desse projeto é implementado integralmente no chip (integrado).

Para calcular a impedância de entrada, basta fazer uma análise simples usando o transistor MOS com a técnica degeneração indutiva da Figura 3.4 e seu modelo simplificado da Figura 3.5.




Figura 3. 4 - Circuito de Configuração Degenerada por Fonte.




Figura 3.5 - Modelo Simplificado para Cálculo de Zin.

Pode-se fazer uma análise simples para a impedância de entrada do transistor MOS (Figura 3.4) e seu respectivo modelo simplificado (Figura 3.5), obtendo as expressões:

$$i_i = v_{gs} \cdot sC_{gs} \quad (3.5)$$

onde $s = j\omega$

$$v_{ant} = i_i \cdot sL_g + \frac{i_i}{sC_{gs}} + sL_s \left(i_i + g_m \cdot \frac{i_i}{sC_{gs}} \right) \quad (3.6)$$

$$v_{ant} = i_i \left(L_s \cdot \frac{g_m}{C_{gs}} + s(L_g + L_s) + \frac{1}{sC_{gs}} \right) \quad (3.7)$$

onde:

- v_{ant} – tensão de saída da antena vista na entrada do LNA;

- i_i – corrente que circula no circuito de entrada;
- L_s – indutor série ao terminal de fonte;
- L_g – indutor série ao terminal de porta (gate);
- C_{gs} – Capacitância porta-fonte.

Os valores são projetados para estarem em ressonância na frequência $\omega = \omega_0$. Com isso, o termo $s(L_g + L_s) + \frac{1}{sC_{gs}}$ deve ser igual a zero. Dessa forma a impedância de entrada pode ser expressa como:

$$Z_{in} = \frac{g_m}{C_{gs}} \cdot L_s \quad (3.8)$$

$$Z_{in} = \omega_T \cdot L_s \quad (3.9)$$

onde:

- ω_T – frequência de ganho unitário (calculada no Apêndice A).

Deve-se observar que o cálculo anterior é feito desprezando os valores das resistências associadas aos indutores (os quais são consideráveis em indutores integrados).

O fator de ruído para essa topologia é dado por [4]:

$$F \geq 1 + \frac{\omega_0^2}{\omega_T^2} \gamma \cdot g_{d0} R_s \quad (3.10)$$

3.5 – Topologia adotada no Projeto

Como visto anteriormente, existem basicamente dois tipos de arquiteturas para LNAs, diferencial e simples, sendo que a arquitetura diferencial consome mais potência que a

arquitetura simples. Além disso, o desempenho em termos de ruído da arquitetura diferencial é menor quando comparada a arquitetura simples (presença de um transistor adicional no caminho do circuito).

Após revisar as topologias mais implementadas na literatura, e de modo a manter o casamento de impedâncias nas terminações, reduzir a dissipação de potência, melhorar o desempenho de ruído e obter um ganho aceitável, será utilizada, nesse projeto, a arquitetura de saída simples com a técnica de degeneração indutiva, conforme apresentado na Figura 3.4.

O LNA ainda utiliza um transistor M2 em cascata, conforme a Figura 3.6, para melhorar o isolamento reverso do circuito e reduzir o efeito (Miller) introduzido pela capacitância porta-dreno C_{gd} do transistor de entrada M1, fornecendo uma baixa impedância no dreno de M1 e uma alta impedância na sua saída (dreno) [3] [17] [18].




Figura 3. 6 - Topologia Fonte Comum com Transistor em Cascata.

Como já foi visto anteriormente pela expressão (3.7) a impedância de entrada do circuito é dada por [4] [17]:

$$Z_{in} = s(L_s + L_g) + \frac{1}{sC_{gs1}} + \frac{g_{m1}}{C_{gs1}} L_s \quad (3.11)$$

Sendo que a condição de casamento ocorre quando [17] [30]:

$$\omega^2 C_{gs} (L_s + L_g) \approx 1 \quad (3.12)$$

A indutância L_s é escolhida para fornecer a resistência de entrada desejada, igual a R_s (no caso 50Ω). Sendo a impedância de entrada puramente resistiva apenas na ressonância, um grau de liberdade adicional fornecido pela indutância L_g é necessário para garantir essa condição [3].

Na ressonância, a tensão V_{gs} é Q vezes a tensão de entrada. A transcondutância G_m do estágio nessa condição é dada por [3]:

$$G_m = g_{m1} Q_{in} \quad (3.13)$$

$$G_m = \frac{g_{m1}}{\omega_0 C_{gs} (R_s + \omega_T L_s)} \quad (3.14)$$

$$G_m = \frac{\omega_T}{2\omega_0 R_s} \quad (3.15)$$

A expressão (3.15) é obtida usando-se a aproximação (3.16):

$$\omega_T = \frac{g_{m1}}{C_{gs}} \quad (3.16)$$

A Figura 3.7 mostra o modelo simplificado do transistor como circuito de duas portas e a Figura 3.8 mostra o modelo típico das fontes de ruído.




Figura 3.7 - Modelo Simplificado do Transistor.




Figura 3.8 - Modelo Típico das Fontes de Ruído.

3.5.1 – Otimização do Ruído

O Apêndice B traz uma descrição do modelo clássico da teoria de ruído em quadripolos. Os conceitos mostrados no Apêndice B serão usados na técnica de otimização do

ruído. Para iniciar, pode-se utilizar a expressão para a Figura de Ruído (B.27), que é repetida aqui por conveniência:

$$F = F_{\min} + \frac{R_n}{G_s} \left[(G_s - G_{opt})^2 + (B_s - B_{opt})^2 \right] \quad (3.17)$$

Para simplificar essa expressão, assume-se que a susceptância de entrada B_s é bem próxima de B_{opt} , dessa forma, a expressão para figura de ruído fica:

$$F = F_{\min} + \frac{R_n}{G_s} (G_s - G_{opt})^2 \quad (3.18)$$

Pode-se definir então um parâmetro Q_{opt} com dimensão de fator de qualidade. Para definir esse parâmetro, utilizou-se a expressão (B.23), obtendo-se [3]:

$$\frac{G_{opt}}{\omega C_{gs}} = \alpha \sqrt{\frac{\delta}{5\gamma}} (1 - |c|^2) = Q_{opt} \quad (3.19)$$

Como existe a possibilidade de operação com condutâncias de entrada diferente de G_{opt} , define-se então um Q similar, onde G_{opt} é substituído por G_s [3]:

$$Q_s = \frac{1}{\omega C_{gs} R_s} \quad (3.20)$$

onde:

$$C_{gs} = \frac{2}{3} WLC_{ox} \quad (3.21)$$

onde:

- W e L – dimensões do transistor;
- C_{ox} – capacitância do óxido.

Com isso, obtém-se a expressão para o valor de W do transistor através das equações (3.20) e (3.21):

$$W = \frac{3}{2} \frac{1}{\omega L C_{ox} R_s Q_s} \quad (3.22)$$

Com isso, consegue-se otimizar o projeto de acordo com o valor de Q_s , podendo obter o valor de W_{opt} .

$$W_{opt} = \frac{3}{2\omega L C_{ox} R_s Q_{opt}} \quad (3.23)$$

3.5.2 – Considerações do Projeto

O circuito básico de entrada já foi descrito, e para completar o projeto do LNA falta apenas o circuito de polarização e o circuito de saída. Para a polarização do circuito é utilizada uma fonte DC e um resistor R_p conforme ilustrado na Figura 3.9.




Figura 3.9 - LNA com Circuito de Polarização.

Normalmente a dimensão de M3 é próxima da metade de M1 [4] [17], porém o seu valor final foi ajustado através de simulações, de forma a conseguir o casamento de impedância na saída.

O indutor L_d serve para sintonizar o dreno de M2 na frequência de operação. Esse indutor deve ser ressonante com a capacitância total no dreno de M2, incluindo C_{gs} do transistor M3 [4].

O indutor L_{out} serve para prover ganho suficiente na saída, funcionando como uma impedância AC. Se esse indutor fosse substituído por uma resistência, o valor deveria ser muito baixo, de forma que o transistor M3 continuasse na saturação. Sua dimensão é ajustada de forma a conseguir o casamento de impedância na saída.

O capacitor C2 é um capacitor de acoplamento de forma a prover isolamento DC e sintonizar a impedância de saída para a frequência desejada.

O Capítulo 4 irá mostrar o projeto do LNA e os resultados obtidos através das simulações, com as considerações necessárias.

Capítulo 4 – Projeto do LNA , Simulação e Layout

4.1 – Introdução

Este capítulo apresenta o projeto do amplificador de baixo ruído LNA proposto, incluindo os cálculos das dimensões dos dispositivos e os valores de polarização. No projeto de um LNA primeiro deve-se selecionar uma topologia, em seguida deve-se definir as variáveis de projeto, como as dimensões de transistores, pontos de polarização, valores de resistores, indutores e capacitores, e ajustá-los para melhorar o desempenho do circuito.

Posteriormente é feita a simulação Spice do circuito, de forma a obter o refinamento dos valores calculados. Com o uso desse *software* obtém-se também as medidas dos parâmetros de avaliação do LNA descritos no Capítulo 2, tais como: ganho, figura de ruído, ponto de interceptação de terceira ordem, ponto de compressão de 1dB e parâmetros S.

Ainda neste capítulo será apresentado o layout do projeto desenvolvido.

4.2 – Especificações

As especificações para esse trabalho foram feitas com base em um estudo dos trabalhos sobre LNAs operando nessa faixa de frequência. Estabeleceu-se que esse projeto deveria seguir as especificações mostradas na Tabela 4.1.

Tabela 4. 1 - Especificações definidas para o LNA.

Especificação	Valor
Alimentação	2V
Figura de Ruído	< 3 dB
Ponto de Interceptação de Terceira Ordem	> -8 dBm
Ganho (S21)	> 20 dB
Isolamento (S12)	< -30 dB
Coefficiente de Reflexão na Entrada (S11)	< -10 dB
Coefficiente de Reflexão na Saída (S22)	< -10 dB
Impedância de Entrada e Saída	50 Ω
Frequência de Operação	1805 MHz a 1820 MHz

4.3 – Projeto do LNA

O circuito do LNA proposto consiste de um estágio de entrada em fonte comum degenerado indutivamente e um transistor em cascata, seguido de um estágio com transistor fonte comum, conforme apresentado na Figura 4.1.




Figura 4. 1 - LNA Proposto.

O LNA irá operar na faixa de 1805 MHz a 1820 MHz, banda D de celulares no Brasil, em tecnologia CMOS TSMC 0,35µm (3 camadas de metal e duas de polisilício). Os detalhes dos parâmetros de processo para o transistor nMOS são mostrados no Apêndice C.

O ponto inicial do projeto, como já foi visto, é a escolha da topologia. A topologia de saída única com degeneração indutiva foi escolhida por ser considerada melhor em consumo de potência, ganho e desempenho de ruído.

O primeiro passo é calcular o valor de W_1 (dimensão do transistor M1). Para isso pode-se utiliza-se a equação (3.22), repetida aqui, por conveniência:

$$W_{opt} = \frac{3}{2} \frac{1}{\omega L C_{ox} R_s Q_s} \quad (4.1)$$

sendo:

$$- \omega = 2\pi f ;$$

$$- f = 1812,5 \text{ MHz};$$

$$- C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \approx 4,5 \cdot 10^{-3} \text{ [1]};$$

$$- L = 0,35 \text{ }\mu\text{m};$$

$$- R_s = 50 \text{ }\Omega.$$

Inicialmente utilizou-se $Q_s = 6$ [18] para encontrar o valor de W . Esse valor foi utilizado na tentativa de otimizar ao máximo o desempenho de ruído do circuito, e com isso, obteve-se um valor de W aproximadamente igual a 280 µm.

A partir daí projetou-se o circuito, obtendo as dimensões dos demais dispositivos. Após a realização dos testes verificou-se que o circuito estava funcionando e correspondendo as expectativas. Porém na elaboração do layout, após simulações utilizando o ASITIC (*software* para auxiliar o projeto de indutores integrados), notou-se que o indutor L_g possuía um valor muito alto (24 nH) para ser integrado, ou seja, iria prejudicar o funcionamento do circuito. A solução seria implementá-lo off-chip (externo), o que contrariaria a idéia de que o

LNA seja totalmente integrado. Com isso decidiu-se mudar o valor de Q_s para reduzir o valor de L_g . O item 4.4 mostra o dimensionamento dos dispositivos.

4.4 – Dimensionamento dos Dispositivos

4.4.1 – Dimensionamento dos Transistores

Devido ao problema dos indutores integrados, mencionado anteriormente, decidiu-se reduzir o valor de Q_s . Segundo Lee [3], os melhores valores para Q_s , estão entre 3,5 e 4,5. Após calcular os valores de L_g utilizando vários valores de Q_s , optou-se por utilizar o valor de 2,5¹, pois esse valor permitiu reduzir o valor de L_g de forma que esse pudesse ser integrado.

Inicialmente calculou-se o valor de W do transistor M1. Para esse cálculo adotou-se L igual a 0,35 μm . Porém isso fez com que o valor de W fosse aproximadamente 670 μm . Com o intuito de otimizar o valor do transistor para o layout e reduzir o valor de L_g ainda mais, decidiu-se adotar L igual a 0,7 μm , mesmo causando uma redução no valor de g_m . Com isso, obteve-se o valor de W aproximadamente igual a 335 μm . O ideal seria adotar L menor, porém isso aumentaria o tamanho do indutor L_g , dificultando a sua implementação dentro do integrado. A utilização de outros processos para indutores integrados, como indutores suspensos, poderia reduzir o valor de L nesse projeto, melhorando o desempenho do circuito proposto.

O próximo passo é o cálculo do valor de v_{gs1} (tensão porta fonte do transistor M1). Deve-se definir o valor da alimentação do circuito e o valor da corrente no primeiro estágio. Adotou-se o valor de 7 mA de corrente do primeiro estágio e uma alimentação de 2 V para o LNA, de forma a não consumir muita potência.

A equação para a corrente de dreno (I_d) dada por Sedra [1] é:

$$I_d = \frac{1}{2} \mu C_{ox} \frac{W}{L} (v_{gs} - V_t)^2 \quad (4.2)$$

¹ Alguns trabalhos também utilizam valores de Q próximos de 2 [20] [31].

Porém essa aproximação para dispositivos de canal curto é melhor definida por [32]:

$$I_d = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} \frac{(v_{gs} - V_t)^2}{(1 + \delta)} \quad (4.3)$$

onde:

- W – largura do canal do transistor MOS;
- L – comprimento do canal do transistor MOS;
- μ – mobilidade dos portadores;
- C_{ox} – capacitância do óxido;
- v_{gs} – tensão aplicada entre porta e fonte do transistor MOS;
- V_t – tensão mínima que liga o transistor, $V_t = 0,47508$ V, definido pelo processo;
- δ – taxa de variação Q'/C_{ox} por V_{CB} mostrado por Tsvividis [32];
- Q' – carga no canal do transistor;
- V_{CB} – tensão entre canal e substrato.

Como através dos parâmetros fornecidos pelo fabricante é difícil estimar o valor de δ , adotou-se uma constante K_n que representa $\mu C_{ox}/(1+\delta)$. Essa constante é obtida através da simulação de um transistor MOS do tipo N, como mostra a Figura 4.2.




Figura 4. 2 - Circuito Utilizado para Obter o Valor de K_n .

Como resultado da simulação, obtém-se a $\sqrt{I_d}$ em função de $(v_{gs} - V_t)$, conforme mostra a Figura 4.3.




Figura 4.3 - Simulação Utilizada para Obter Kn.

A inclinação mostrada na Figura 4.3 varia de acordo com as dimensões dos transistores, uma vez que é dada por $\frac{1}{2} K_n \frac{W}{L}$.

A Tabela 4.1 mostra alguns valores de K_n obtidos através de simulações.

Tabela 4.2 - Valores de Kn Variando as Dimensões dos Transistores e a Alimentação.

Alimentação	W = 335µm e L = 0,7µm	W = 335µm e L = 5µm
2 V	107 . 10 ⁻⁶	113,22 . 10 ⁻⁶
3,3 V	106,3 . 10 ⁻⁶	113,5 . 10 ⁻⁶

Após analisar e comparar várias simulações decidiu-se adotar $K_n = 110 \cdot 10^{-6} \text{ A/V}^2$.

Com o valor de K_n definido, pode-se calcular o valor de v_{gs1} (tensão porta fonte do transistor M1) a partir da equação (4.4), que é uma simplificação da equação (4.3).

$$I_d = \frac{1}{2} K_n \frac{W}{L} (v_{gs} - V_t)^2 \quad (4.4)$$

Obtendo-se então $v_{gs1} = 0,99078$ V. Esse valor foi aproximado para 1 V.

Com o valor de v_{gs1} pode-se calcular o valor de g_m do transistor M1 através da equação (4.5) [1].

$$g_m = K_n \frac{W}{L} (v_{gs} - V_t) \quad (4.5)$$

Obtendo-se então $g_{m1} = 2,77 \cdot 10^{-2}$ A/V².

Pode-se calcular também o valor de C_{gs} (capacitância porta fonte) do transistor M1, conforme a equação (4.6) [1], válida para transistores na região de saturação. Esses valores serão utilizados para dimensionar os indutores L_g e L_s .

$$C_{gs} = \frac{2}{3} WLC_{ox} \quad (4.6)$$

Obtendo-se então $C_{gs} = 7,035 \cdot 10^{-13}$ F.

O transistor M2 deve ser suficientemente grande para reduzir o efeito Miller sobre C_{gd1} , assegurando uma baixa impedância no dreno de M1 $\left(\approx \frac{1}{g_{m2}} \right)$ e uma impedância alta na saída, mas não tão grande que comece a contribuir para degradação do desempenho de ruído do circuito [31].

Ao analisar o comportamento DC do circuito da Figura 4.1, percebe-se que o dreno do transistor M2 está conectado à tensão de alimentação através do indutor L_d . Pode-se observar que $i = I_{ds1} = I_{ds2}$, portanto ao alterar o valor de W do transistor M2, a tensão porta fonte de M2 também é alterada, já que a tensão porta-fonte do transistor M1 e a tensão de alimentação se mantêm constantes. Como a tensão de alimentação é constante, a variação da tensão porta fonte do transistor M2 acarreta variação da tensão dreno fonte do transistor M1. Com isso, ao

reduzir-se o valor de W do transistor M2, há um valor que faz com que a tensão dreno fonte de M1 fique menor que $V_{gs1} - V_t$, fazendo com que o transistor M1 passe da região de saturação para a região de triodo, o que não é recomendável tratando-se de um dispositivo de amplificação [1]. Com isso pode-se definir um valor de W_{min} para o transistor M2 de forma que o transistor M1 se mantenha na saturação.

Adotou-se como valor máximo $v_{gs2} = 1V$, pois com isso a tensão dreno fonte do transistor M1 será no mínimo $1V$, já que a alimentação é $2V$, garantindo que o transistor M1 permaneça na saturação.

Usando a equação (4.4) e sabendo-se que $i = I_{ds1} = I_{ds2}$, obtém-se:

$$\frac{1}{2} K_n \frac{W_1}{L_1} (v_{gs1} - V_t)^2 = \frac{1}{2} K_n \frac{W_{2min}}{L_2} (v_{gs2máx} - V_t)^2 \quad (4.7)$$

Simplificando, obtém-se:

$$\frac{W_1}{L_1} = \frac{W_{2min}}{L_2} \quad (4.8)$$

Sabendo que $v_{gs2máx}$ é $1V$, o mesmo valor de v_{gs1} .

Portanto, para descobrir o menor valor de W_2 que mantém o transistor M1 na saturação basta escolher o valor de L_2 . O valor de L_2 escolhido é $0,4 \mu m$, pois embora a tecnologia seja $0,35 \mu m$, o valor de λ (unidade do layout) do processo é $0,2 \mu m$, e o menor passo é $0,5 \lambda$.

Com isso obtém-se $W_{2min} = 191,4 \mu m$, mas adotou-se no projeto $W_2 = 200 \mu m$.

O valor do transistor M3 foi escolhido de forma que a corrente no segundo estágio fosse $10 mA$. Porém, o valor do indutor L_d depende do valor de C_{gs} do transistor M3, já que o indutor L_d deve ser sintonizado na frequência de interesse, e para isso deve ser ressonante com a capacitância total no dreno de M2 incluindo C_{gs} de M3. Assim, quanto maior o valor de C_{gs} do transistor M3, menor deverá ser o valor de L_d . Dessa forma calculou-se o valor de M3 de forma que o valor de L_d fosse, no máximo, igual ao valor de L_g .

Com isso obteve-se :

$$W_3 = 130 \text{ } \mu\text{m};$$

$$L_3 = 1,7 \text{ } \mu\text{m}.$$

4.4.2 – Dimensionamento dos Demais Componentes

O indutor L_s é dimensionado através da equação (3.8), onde Z_{in} representa o valor da impedância de entrada, e no caso desse projeto é $50 \text{ } \Omega$. Com os valores de g_{m1} e C_{gs1} calculados no item anterior, obtém-se $L_s = 1,3 \text{ nH}$.

$$L_s = Z_{in} \frac{C_{gs1}}{g_{m1}} = 1,3 \text{ nH} \quad (4.9)$$

Através de simulações e ajustes para verificar o casamento de impedância na entrada, adotou-se o valor de $1,5 \text{ nH}$ para o indutor L_s .

Após calcular o valor de L_s pode-se obter o valor de L_g através da equação (3.12), com o valor de $f = 1812,5 \text{ MHz}$. Obtém-se então $L_g = 9,46 \text{ nH}$, porém através de simulações e ajustes, o valor empregado foi $L_g = 8,2 \text{ nH}$.

O indutor L_d , como foi comentado no item anterior, deve ser sintonizado na frequência de interesse. Para isso, deve ser ressonante com a capacitância total no dreno do transistor M2 incluindo C_{gs} do transistor M3. Como as dimensões do transistor M3 foram ajustadas de forma a conseguir o valor de $L_d = L_g$, o valor de L_d adotado é $8,2 \text{ nH}$.

O indutor L_{out} é utilizado para funcionar como uma impedância AC no dreno do transistor M3, de forma a prover o ganho do circuito. O valor desse indutor é ajustado através de simulações, obtendo então $L_{out} = 5 \text{ nH}$.

Os capacitores C1 e C2 são capacitores de acoplamento para isolamento DC da entrada e saída, e são sintonizados na frequência de interesse.

A Figura 4.4 mostra o esquemático do circuito, incluindo os valores dos dispositivos.




Figura 4. 4 - Esquemático do LNA.

4.5 – Simulações

Esse item apresenta os resultados das simulações do LNA proposto antes da implementação do layout, isto é, sem levar em conta os elementos parasitas do circuito.

4.5.1 – Parâmetros de Espalhamento (S)

Os parâmetros S foram simulados de forma indireta, utilizando os circuitos mostrados nas Figura 4.5 e Figura 4.6, de acordo com notas de aplicação do Orcad Spice.




Figura 4. 5 - Circuitos Utilizados para Simular os Parâmetros S11 e S21.




Figura 4. 6 - Circuitos Utilizados para Simular os Parâmetros S22 e S12.

O primeiro parâmetro analisado é o ganho de potência (S21) do circuito, ilustrado na Figura 4.7.




Figura 4.7 - Ganho de Potência (S21).

Como mostrado na Figura 4.7, o ganho do circuito na faixa de interesse (1805 MHz a 1820 MHz) está entre 32,6 dB e 34 dB aproximadamente. Observa-se também que a resposta do circuito é em banda estreita. A Figura 4.8 mostra as formas de onda na entrada e na saída do LNA, ao aplicar um sinal de 1mV na entrada. Pode-se notar que não é possível observar a forma de onda na entrada, devido a escala da figura.




Figura 4.8 - Formas de Onda na Entrada e Saída do LNA.

A Figura 4.9 mostra um ótimo isolamento para a saída (S12) em toda a faixa de frequência, apresentando um pico em torno de -61 dB na faixa de interesse.




Figura 4. 9 - Isolamento Reverso (S12).

Os coeficientes de reflexão na entrada (S11) e na saída (S22) estão apresentados nas Figuras 4.10 e 4.11, respectivamente, apresentando valores menores que -10 dB na faixa de interesse, indicando uma boa transmissão na entrada e na saída para impedâncias de 50 Ω em ambos casos.




Figura 4. 10 - Coeficiente de Reflexão na Entrada (S11).




Figura 4. 11 - Coeficiente de Reflexão na Saída (S22).

Com esses parâmetros, pode-se perceber que o LNA está de acordo com as especificações.

4.5.1.1 – Estabilidade

Deve-se levar em consideração no projeto de um amplificador, a estabilidade. Devido à realimentação (desejável ou não), é possível que a energia de saída retorne à porta de entrada na fase adequada, fazendo com que a impedância de entrada apresente parte real negativa. Quando isto ocorrer significa que o circuito está gerando um sinal, ou seja, em lugar de um amplificador tem-se um oscilador.

Um amplificador deve ser incondicionalmente estável em toda a faixa de frequência, significando que tem que ser estável abaixo da banda, na banda e acima da banda. Um casamento simultâneo das portas de entrada e saída de um amplificador incondicionalmente estável irá entregar a máxima potência.

Para verificar a estabilidade, deve-se determinar o fator de estabilidade K. O fator K é uma medida da estabilidade do amplificador, sendo derivado das condições de estabilidade básicas das potências refletidas de entrada e saída, que devem ser sempre menores que a potência incidente.

Para estabilidade do circuito, o fator K deve ser maior que 1. O fator k é dado por [33]:

$$k = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2|S_{12}S_{21}|} \quad (4.10)$$

onde:

$$\Delta = |S_{11}S_{22} - S_{12}S_{21}| \quad (4.11)$$

Após verificar toda a faixa de frequência, observou-se que o LNA é estável em toda a faixa ($k > 1$), apresentando um valor de aproximadamente 13,82 na faixa de interesse.

4.5.2 – Figura de Ruído

Para simular a figura de ruído do LNA, utilizou-se a expressão (4.10) como uma macro no SPICE, já que o simulador baseado no SPICE não calcula diretamente a figura de ruído [33]. O simulador SPICE tem como resultados fornecidos em uma análise AC, os valores V_{noise} (ruído total na saída) e V_{innoise} (ruído total referenciado a entrada). Isso mostra a necessidade da utilização da macro.

$$NF = 20 \log_{10} \left(\frac{V(i_{\text{noise}})}{894,864 \cdot 10^{-12}} \right) \quad (4.12)$$

Com isso obteve-se a figura de ruído em torno de 1,13 dB na faixa de interesse, conforme pode-se ver na Figura 4.12. Esse valor está dentro da especificação.




Figura 4. 12 - Figura de Ruído do LNA.

4.5.3 – Linearidade

Para análise da linearidade são utilizadas duas medidas: IP3 (ponto de intercepção de terceira ordem) e ponto de compressão de 1 dB. A seguir serão mostrados os procedimentos para os testes e os resultados obtidos.

4.5.3.1 – IP3

O procedimento de medida adotado para obter o ponto de intercepção de terceira ordem (IP3) foi o teste de dois tons. O teste é feito usando-se dois tons de entrada com frequências que estejam dentro da banda ¹, tal que um produto resultante de intermodulação de terceira ordem caia na faixa de frequência do sinal desejado. Para a realização desse teste foram utilizadas as frequências $f_1 = 1,812$ GHz e $f_2 = 1,813$ GHz, com produto de intermodulação de terceira ordem de frequência $2f_1 - f_2$ (1,811 GHz). Para realizar o teste, coloca-se duas fontes AC na entrada do circuito, sendo uma em cada frequência dos tons de teste. A seguir varia-se os níveis do sinal de entrada.

¹ O teste também pode ser feito com frequências que estão fora da banda, de tal forma que o produto de intermodulação de terceira ordem IM3 caia dentro da banda. É mais comum que os dois tons de frequência estejam dentro da banda.

Para obter os resultados, utiliza-se a transformada de Fourier do sinal na saída, anotando os resultados da fundamental e do produto de intermodulação de terceira ordem (IM3). O próximo passo é converter os sinais em dBm. Com isso, obtém-se a curva da potência da entrada pela potência da saída em dBm. Extrapolam-se a região linear das curvas até a intercessão, o que corresponde ao ponto de interceptação de terceira ordem (IP3).

A Figura 4.13 mostra o gráfico da resposta em frequência do LNA. Pode-se ver o sinal de saída para vários níveis de tensão de entrada, aplicando-se os dois tons sobrepostos.




Figura 4. 13 - Gráfico de Resposta do LNA ao Aplicar os Dois Tons de Entrada.

Pode-se observar no gráfico, as componentes de frequência fundamentais (1,812 GHz e 1,813 GHz) e os produtos de intermodulação de terceira ordem ($2f_2 - f_1$ e $2f_1 - f_2$).

O ponto de interceptação de terceira ordem (IP3) está ilustrado na Figura 4.14.




Figura 4. 14 - Ponto de Interceptação de Terceira Ordem (IP3).

Pode-se observar que o valor estimado do IIP3 (IP3 referido à entrada) é -1 dBm e do OIP3 (IP3 referido à saída) é 14 dBm. Esses valores estão de acordo com a especificação.

4.5.3.2 – Ponto de Compressão de 1 dB

Conforme dados mostrados no Capítulo 2, pode-se obter o ponto de compressão de 1 dB através do gráfico da potência de saída pela potência de entrada, em dBm, conforme ilustrado na Figura 4.15.

Pode-se notar que o ponto de compressão de 1dB está em torno de -14 dBm.

O ponto de compressão de 1 dB deve estar aproximadamente entre 10 dB e 15 dB abaixo do valor do ponto de interceptação de terceira ordem [34]. O ponto de compressão de 1 dB está 13 dB abaixo do ponto de interceptação de terceira ordem.




Figura 4. 15 - Ponto de Compressão de 1 dB.

Pode-se notar que o ponto de compressão de 1dB está em torno de -14 dBm.

O ponto de compressão de 1 dB deve estar aproximadamente entre 10 dB e 15 dB abaixo do valor do ponto de intercepção de terceira ordem [34]. O ponto de compressão de 1 dB está 13 dB abaixo do ponto de intercepção de terceira ordem.

4.6 – Simulações Utilizando Modelo dos Indutores

As simulações anteriores foram feitas utilizando dispositivos ideais, porém os dispositivos reais apresentam componentes parasitas que interferem no funcionamento do circuito. Esse item irá mostrar as simulações utilizando o modelo para indutores integrados.

4.6.1 – Indutores Integrados

Os indutores integrados são um grande problema na construção de circuitos de RF devido a dificuldade de construí-los com alto fator de qualidade. Recentemente, vários autores tem discutido diferentes técnicas para melhorar o fator de qualidade dos indutores integrados em tecnologia CMOS, porém essas técnicas dependem diretamente do processo utilizado. No LNA projetado nesse trabalho, utilizou-se tecnologia com três camadas de metal, sendo que foi utilizado o metal mais alto para os indutores (metal 3) para tentar reduzir a influência dos componentes parasitas (reduzir a resistência em série e a capacitância parasita entre indutor e substrato).

Existem várias geometrias para indutores tais como circular, poligonal e quadrada, sendo que nesse trabalho utilizou-se o indutor quadrado, como ilustrado na Figura 4.16, pois outras geometrias geralmente não são suportadas por muitas ferramentas de layout, e não são permitidas em muitas tecnologias.




Figura 4. 16 - Indutor Quadrado.

Foram feitas simulações utilizando o Asitic [35] para o projeto dos quatro indutores integrados, sendo que foram projetados apenas três, já que o indutor L_g é igual ao indutor L_d . Observa-se da Figura 4.16 os parâmetros W , S e Len , utilizados pelo Asitic para o projeto dos

indutores, onde W é a largura do metal, S é o espaçamento entre metais e Len é o diâmetro externo do indutor. Utiliza-se ainda como parâmetros para o Asitic o número de voltas (n) e o diâmetro interno do indutor.

Para o cálculo da indutância, utiliza-se a expressão (4.13) [3], pois apresenta erros desprezíveis.

$$L \approx \frac{37,5\mu_0 n^2 a^2}{22r - 14a} \quad (4.13)$$

onde:

- L – indutância em henries;
- a – distância do centro do indutor ao meio do enrolamento;
- μ_0 – permeabilidade do espaço livre;
- r – raio em metros.

A expressão (4.13) serve para se ter uma idéia inicial dos valores a serem utilizados no Asitic. Em seguida, utilizou-se o comando `optsq` do Asitic para melhorar o projeto dos indutores. Esse comando otimiza o Q do indutor com um valor de indutância (e sua tolerância) fixa e um diâmetro externo (Len) fixo, variando a largura do metal (W) e o espaçamento (S) dentro de uma faixa de valores fornecida.

O Asitic fornece diretamente o modelo PI dos indutores que será utilizado nas simulações do circuito. Esse modelo está ilustrado na Figura 4.17.




Figura 4. 17 - Modelo PI do Indutor Integrado Usado Pelo Asitic.

4.6.1.1 – Indutores Projetados

Após simular o circuito com o modelo PI dos indutores, verificou-se que o valor do indutor L_{out} e do capacitor C_2 deveriam mudar, devido aos parasitas dos indutores. Através de simulações, obteve-se o valor de 7nH para L_{out} e 0,8 pF para C_2 . Os valores dos indutores projetados são:

- L_g e L_d

$$Len = 381 \mu m;$$

$$W = 16 \mu m;$$

$$S = 2,4 \mu m;$$

$$n = 3,5 \text{ voltas.}$$

Com isso, obteve-se os valores do modelo PI mostrados a seguir, utilizando o Asitic nas simulações:

$$L = 8,21 \text{ nH}$$

$$R_s = 4,9 \Omega$$

$$C_{s1} = 216 \text{ fF} \quad C_{s2} = 200 \text{ fF}$$

$$R_{s1} = 978 \Omega \quad R_{s2} = 1,25 \text{ k}\Omega$$

$$Q = 5,28$$

- L_s

$$Len = 200 \mu m;$$

$$W = 16 \mu m;$$

$$S = 2 \mu m;$$

$$n = 2,25 \text{ voltas.}$$

Com isso, obteve-se os valores do modelo PI mostrados a seguir, utilizando o Asitic nas simulações:

$$L = 1,56 \text{ nH}$$

$$R_s = 3,98 \Omega$$

$$C_{s1} = 103 \text{ fF} \quad C_{s2} = 90,3 \text{ fF}$$

$$R_{s1} = 1,41 \text{ k}\Omega \quad R_{s2} = 1,93 \text{ k}\Omega$$

$$Q = 4,01$$

- L_{out}

$$Len = 365 \text{ }\mu\text{m};$$

$$W = 16 \text{ }\mu\text{m};$$

$$S = 2 \text{ }\mu\text{m};$$

$$n = 3,25 \text{ voltas.}$$

Com isso, obteve-se os valores do modelo PI mostrados a seguir, utilizando o Asitic nas simulações:

$$L = 6,93 \text{ nH}$$

$$R_s = 6,38 \text{ }\Omega$$

$$C_{s1} = 202 \text{ fF}$$

$$C_{s2} = 190 \text{ fF}$$

$$R_{s1} = 999 \text{ }\Omega$$

$$R_{s2} = 1,26 \text{ k}\Omega$$

$$Q = 5,32$$

4.6.2 – LNA com Modelo dos Indutores Integrados

Ao substituir os indutores ideais pelos seus respectivos modelos PI, com os valores obtidos através do Asitic, obtém-se o circuito mostrado na Figura 4.18.

Esse circuito será utilizado para realizar novas simulações.




Figura 4. 18 - LNA com Modelo PI dos Indutores Integrados.

4.6.3 – Simulações

Esse item irá apresentar novas simulações realizadas com o circuito da Figura 4.18, já que os valores parasitas dos indutores afetam o desempenho do LNA. Todas as simulações foram feitas da mesma maneira que as simulações mostradas no item 4.5, com isso não serão apresentadas em detalhes nesse item, apenas os resultados das simulações.

4.6.3.1 - Parâmetros de Espalhamento (S)

O primeiro parâmetro analisado é o ganho de potência (S21) do circuito, ilustrado na Figura 4.19.




Figura 4. 19 - Ganho de Potência (S21).

Como pode-se observar na Figura 4.19, o ganho do circuito na faixa de interesse (1805 MHz a 1820 MHz) é aproximadamente 22 dB. Pode-se notar que o ganho foi prejudicado pela

baixa qualidade dos indutores integrados, porém continua dentro da especificação estabelecida para o circuito.

A Figura 4.20 mostra um ótimo isolamento entre entrada e saída (S12) em toda a faixa de frequência, evitando que o sinal na saída retorne a entrada do circuito. O resultado apresenta um pico em torno de -69 dB na faixa de interesse.




Figura 4. 20 - Isolamento Reverso (S12).

Os coeficientes de reflexão na entrada (S11) e na saída (S22) estão apresentados nas Figuras 4.21 e 4.22, respectivamente. A Figura 4.21 mostra o coeficiente de reflexão na entrada, apresentando valores menores que -21 dB na faixa de interesse, indicando um excelente casamento de impedância na entrada. Isso significa que praticamente todo o sinal será transmitido ao circuito. A Figura 4.22 mostra o coeficiente de reflexão na saída, apresentando valores entre -12 dB e -14 dB na faixa de interesse, indicando também, um bom casamento de impedância na saída. Esses valores estão de acordo com as especificações estabelecidas para esse projeto.




Figura 4. 21 - Coeficiente de Reflexão na Entrada (S11).




Figura 4. 22 - Coeficiente de Reflexão na Saída (S22).

Com esses parâmetros, pode-se perceber que o LNA está de acordo com as especificações, porém o ganho do circuito foi um pouco prejudicado pelos parasitas dos indutores.

4.6.3.2 – Estabilidade

Após verificar toda a faixa de frequência, observou-se que o LNA é estável em toda a faixa ($k > 1$), apresentando um valor de aproximadamente 126 na faixa de interesse.

4.6.3.3 – Figura de Ruído

A figura de ruído também foi prejudicada pelos parasitas dos indutores, ficando em torno de 2,8 dB na faixa de interesse, conforme pode-se ver na Figura 4.23. Mesmo com a piora, esse valor está dentro da especificação.




Figura 4. 23 - Figura de Ruído do LNA.

4.6.3.4 – Linearidade

4.6.3.4.1 – IP3

A Figura 4.24 mostra a resposta do LNA ao se aplicar os dois tons de frequência.




Figura 4. 24 - Gráfico de Resposta do LNA ao Aplicar os Dois Tons de Entrada.

Pode-se observar pelo gráfico as componentes de frequência fundamentais (1,812 GHz e 1,813 GHz) e os produtos de intermodulação de terceira ordem ($2f_2 - f_1$ e $2f_1 - f_2$).

O ponto de intercepção de terceira ordem (IP3), está ilustrado na Figura 4.25.

Pode-se observar que o valor estimado do IIP3 (IP3 referido à entrada) é 0 dBm e do OIP3 (IP3 referido à saída) é 15 dBm. Esses valores estão de acordo com a especificação.




Figura 4. 25 - Ponto de Interceptação de Terceira Ordem (IP3).

4.6.3.4.2 – Ponto de Compressão de 1 dB

A Figura 4.26 mostra o ponto de compressão de 1 dB.

Pode-se notar que o ponto de compressão de 1dB está em torno de -12 dBm. O ponto de compressão de 1 dB deve estar entre 10 dB e 15 dB abaixo do valor do ponto de interceptação de terceira ordem (IP3) referido a entrada. O valor encontrado para o ponto de compressão de 1 dB considerando o modelo dos indutores fornecido pelo Asitic está 12 dB abaixo do ponto de interceptação de terceira ordem.

Esses valores estão de acordo com a especificação estabelecida para esse projeto.

Ponto de Compressão de 1 dB




Figura 4. 26 - Ponto de Compressão de 1 dB.

O consumo de potência do circuito é aproximadamente 29 mW, sendo 10,5 mW no primeiro estágio e 18,5 mW no segundo estágio. Pode-se observar que as simulações feitas com o modelo dos indutores apresentam resultados dentro das especificações para esse projeto. A seguir será mostrado o Layout desenvolvido do circuito integrado.

4.7 – Layout

O layout é o passo final do projeto onde o circuito é transformado em uma representação geográfica. A ferramenta de layout utilizada foi a Mentor Graphics, e as regras de projeto foram fornecidas pela TSMC 0,35 μ m CMOS. A Figura 4.27 mostra o layout completo do LNA. Para o layout, colocou-se os indutores formando um quadrado, de forma a otimizar a área. Para as conexões (ligações de metal) utilizou-se o metal com largura suficiente para as correntes que devem circular pelo circuito.




Figura 4.27 - Layout Completo do LNA.

Depois que o layout está pronto, é feita a checagem das regras de projeto (DRC-*Design Rules Check*) e a verificação do layout ao esquemático previamente desenhado e simulado (LVS-*Layout Versus Schematic*).

O layout possui dois pads de alimentação (um para alimentação do circuito e outro para polarização do transistor M1), um pad de entrada, um pad para terra (GND – *ground*) e um pad de saída. Como existe um capacitor isolando o ponto do sinal de entrada do circuito, pode-se aplicar um sinal sem preocupação com o nível DC de entrada. O ponto de saída é isolado do circuito também através de um capacitor para evitar que os sinais de polarização do circuito sejam afetados pela conexão de uma carga na saída do circuito. Deve-se destacar que os pads possuem proteção contra carga estática.

A Figura 4.28 mostra o detalhe de um indutor integrado.




Figura 4. 28 - Indutor Integrado.

Uma visão mais detalhada do layout pode ser vista na Figura 4.29, mostrando detalhadamente os componentes.

A área total ocupada pelo layout é de $1500\ \mu\text{m} \times 1500\ \mu\text{m}$, incluindo os pads, sendo que a área total do circuito sem os pads é $900\ \mu\text{m} \times 900\ \mu\text{m}$.

Pode-se observar que os objetivos iniciais, pré estabelecidos na especificação foram alcançados. Esses resultados são mostrados na Tabela 4.3 que faz uma comparação das especificações com os resultados obtidos através de simulações considerando todos os dispositivos ideais e simulações com o modelo dos indutores integrados. A figura de ruído foi bastante prejudicada pelos indutores integrados, pois os mesmos não apresentam um fator de qualidade alto.




Figura 4. 29 - Layout Detalhado.

Tabela 4. 3 - Comparação dos Resultados Obtidos com a Especificação.

Parâmetro	Especificação	Simulação Ideal	Simulação com indutores
Alimentação	2V	2V	2V
Figura de Ruído	< 3 dB	1,12 dB	2,8 dB
Ponto de Interceptação de Terceira Ordem	> -8 dBm	-1 dBm	0 dBm
Ponto de Compressão de 1 dB	> -18 dBm	-14 dBm	-12 dBm
Ganho (S21)	> 20 dB	32 dB	22 dB
Isolamento (S12)	< -30 dB	-63 dB	-69 dB
Coeficiente de Reflexão na Entrada (S11)	< -10 dB	-11 dB	-21 dB
Coeficiente de Reflexão na Saída (S22)	< -10 dB	-14 dB	-13 dB
Impedância de Entrada e Saída	50 Ω	50 Ω	50 Ω
Frequência de Operação	1805 MHz a 1820 MHz	1805 MHz a 1820 MHz	1805 MHz a 1820 MHz

Capítulo 5 – Conclusão e Propostas para Trabalhos Futuros

5.1 – Conclusão

Nesse trabalho foi apresentado o estudo das técnicas de implementação de LNA para receptores de RF usando tecnologia CMOS e o projeto e resultados de um LNA, com topologia de fonte comum degenerada por indutor, totalmente integrado utilizando tecnologia CMOS 0,35 μm . O circuito projetado possui alimentação de 2V e opera na faixa de frequência de 1805 MHz a 1820 MHz, apresentando uma figura de ruído de aproximadamente 2,8 dB, IIP3 de 0 dBm e ganho de 22dB na faixa de interesse. O consumo de potência do circuito é aproximadamente 29 mW, sendo 10,5 mW no primeiro estágio e 18,5 mW no segundo estágio. Foram consideradas as capacitâncias e resistências parasitas dos indutores para obtenção dos resultados apresentados.

Para a realização do projeto, foi necessário um estudo detalhado dos conceitos envolvidos no projeto, como figura de ruído, IP3 e parâmetros S, além de um estudo da maioria dos trabalhos publicados na área. Foi necessário ainda, um estudo sobre indutores integrados, permitindo o projeto de todos os indutores integrados.

Deve-se observar que os resultados obtidos são bem próximos dos resultados práticos, já que foram consideradas as capacitâncias e resistências parasitas, com o auxílio do programa Asitic. Resultados das simulações mostraram que o ganho foi prejudicado pelos indutores integrados. Isso ocorre principalmente devido ao baixo fator de qualidade dos indutores integrados.

Esse projeto será a primeira parte do futuro receptor de RF que será projetado pelo Grupo de Microeletrônica da Universidade Federal de Itajubá para operar na faixa de frequência correspondente a Banda D (GSM) de telefonia celular no Brasil. O projeto atendeu

as especificações pré estabelecidas, demonstrando que os objetivos iniciais do trabalho foram atingidos.

5.2 – Propostas para Trabalhos Futuros

Como sugestão para seqüência desse trabalho, recomenda-se o desenvolvimento do restante do receptor de RF, o que possibilitará a criação de um circuito integrado receptor completo em tecnologia CMOS, o que teria um vasto campo de aplicação nessa faixa de freqüência, principalmente em telefonia celular. O estudo e o desenvolvimento de um misturador (mixer) deve ser o próximo trabalho a ser desenvolvido.

Uma outra área de pesquisa bastante interessante é a integração de indutores. O desenvolvimento de novas técnicas que permitam melhorar a qualidade dos indutores irá melhorar a performance dos componentes que necessitam de indutores integrados.

Também como sugestão para trabalhos futuros, pode-se fazer um modelamento de todo ruído no LNA.

Apêndice A – Frequência de Ganho Unitário

Para determinar a máxima frequência a que um transistor pode operar, existe uma definição amplamente usada na literatura, a frequência de ganho unitário de corrente, f_T .

Para calcular f_T assume-se que o transistor esteja na condição de saturação, que o dreno esteja terminado num curto circuito incremental e a porta seja alimentada por uma fonte de corrente. Pode-se usar a aproximação mostrada na Figura A.1, com uma fonte de corrente na entrada e desprezando-se a contribuição de realimentação da corrente de saída e a resistência de porta r_g .




Figura A. 1 - Modelo Simplificado do Transistor para Pequenos Sinais.

Com isso pode-se chegar a f_T :

$$i_o = -g_m v_{gs} \quad (\text{A.1})$$

$$v_{gs} \cong \frac{i_i}{j\omega(C_{gs} + C_{gd})} \quad (\text{A.2})$$

$$\left| \frac{i_o}{i_i} \right| = \frac{g_m}{\omega(C_{gs} + C_{gd})} \quad (\text{A.3})$$

$$\omega = \omega_T \text{ quando } \left| \frac{i_o}{i_i} \right| = 1 \quad (\text{A.4})$$

$$\omega_T = \frac{g_m}{(C_{gs} + C_{gd})} \quad (\text{A.5})$$

$$\therefore f_T = \frac{g_m}{2\pi(C_{gs} + C_{gd})} \quad (\text{A.6})$$

Usando o modelo de primeira ordem para calcular g_m e desprezando C_{gd} , chega-se a expressão (A.8), onde pode-se observar que f_T aumenta quadraticamente com a diminuição do comprimento de canal.

$$f_T \cong \frac{\mu_n C_{ox} (W/L)(v_{gs} - V_t)}{2\pi(2/3)WLC_{ox}} \quad (\text{A.7})$$

$$f_T \cong \frac{3\mu_n (v_{gs} - V_t)}{4\pi L^2} \quad (\text{A.8})$$

Apêndice B – Teoria Clássica de Ruído em Quadripolos

Uma medida usual de performance de ruído de um sistema é o fator de ruído (F), conforme visto no Capítulo 2. Quando se concentra apenas no comportamento entrada-saída do circuito, não é necessário apresentar todas as fontes de ruído interno. A Figura B.1 mostra um quadripolo que gera ruído, ligado em uma fonte que possui admitância Y_s e uma corrente de ruído paralela (shunt) $\overline{i_s}$ [3]. O efeito de todas essas fontes de ruído pode ser representado por apenas um par de fontes externas: tensão de ruído e corrente de ruído, conforme a Figura B.2.




Figura B. 1 - Quadripolo que Gera Ruído.




Figura B. 2 - Modelo Equivalente de Ruído.

O fator de ruído (F) é definido como [3]:

$$F = \frac{\text{Potência Total de Ruído na Saída}}{\text{Ruído na Saída devido a Ruído na Entrada}} \quad (\text{B.1})$$

Na Figura B.2 todas as fontes de ruído aparecem como entradas para a rede (quadripolo) sem ruído, com isso, pode-se computar a Figura de Ruído.

Essa análise encontra um problema, que é a combinação de fontes de ruído que possuem vários graus de correlação entre si. Assim, assumindo que as fontes de ruído da fonte e do quadripolo não possuem correlação, a figura de ruído pode ser expressa como [3]:

$$F = \frac{\overline{i_s^2} + \overline{|i_n + Y_s e_n|^2}}{\overline{i_s^2}} \quad (\text{B.2})$$

Pode-se observar que além de assumir que o ruído da fonte não possui correlação com as duas fontes de ruído do quadripolo, a equação (B.2) assume que as duas fontes de ruído do quadripolo também não possuem correlação entre si.

Para analisar melhor a correlação entre e_n e i_n , a equação (B.3) expressa i_n como sendo a soma de dois componentes:

$$i_n = i_c + i_u \quad (\text{B.3})$$

onde:

- i_c – componente correlacionada com e_n ;
- i_u – componente não correlacionada com e_n .

Visto que i_c é correlacionado com e_n , ele pode ser escrito como sendo proporcional a e_n , usando uma constante, Y_c , que tem dimensões de admitância:

$$i_c = Y_c \cdot e_n \quad (\text{B.4})$$

onde:

- Y_c – admitância de correlação.

Combinando as equações (B.2), (B.3) e (B.4), o fator de ruído pode ser rpresso como [3]:

$$F = \frac{\overline{i_s^2} + \overline{|i_u + (Y_c + Y_s)e_n|^2}}{\overline{i_s^2}} \quad (\text{B.5})$$

$$F = 1 + \frac{\overline{i_u^2} + \overline{|Y_c + Y_s|^2 e_n^2}}{\overline{i_s^2}} \quad (\text{B.6})$$

A expressão (B.6) contém três fontes de ruído independentes, sendo que cada uma delas pode ser tratada como ruído térmico produzido por uma resistência ou condutância equivalente, conforme as equações a seguir [3]:

$$R_n \equiv \frac{\overline{e_n^2}}{4kT\Delta f} \quad (\text{B.7})$$

$$G_u \equiv \frac{\overline{i_u^2}}{4kT\Delta f} \quad (\text{B.8})$$

$$G_s \equiv \frac{\overline{i_s^2}}{4kT\Delta f} \quad (\text{B.9})$$

onde:

- k – Constante de Boltzmann ($k = 1,38 \times 10^{-23}$ J/K);
- Δf – faixa de frequência;
- T – temperatura.

Usando essas equivalências, a expressão do fator de ruído pode ser expressa apenas em termos de impedâncias e admitâncias (B.10), onde se pode decompor cada admitância em condutância (G) e susceptância (B), conforme a equação (B.11) a seguir:

$$F = 1 + \frac{G_u + |Y_c + Y_s|^2 R_n}{G_s} \quad (\text{B.10})$$

$$F = 1 + \frac{G_u + [(G_c + G_s)^2 + (B_c + B_s)^2] R_n}{G_s} \quad (\text{B.11})$$

Onde R_n é a resistência ruidosa associada ao circuito, G_c é a condutância associada às fontes de ruído correlacionadas e Y_s é a admitância da entrada do circuito, que pode ser expressa na forma de condutância (G) e susceptância (B), conforme a equação a seguir:

$$Y_s = G_s + jB_s \quad (\text{B.12})$$

Com isso, pode-se caracterizar o ruído em quadripolos com seus quatro parâmetros de ruído [3] G_c , B_c , R_n e G_u .

Esses parâmetros para transistores MOSFET são dados pelas equações a seguir [3][13]:

$$G_c \approx 0 \quad (\text{B.13})$$

$$B_c \equiv \omega \cdot C_{gs} \left(1 + \alpha |c| \sqrt{\frac{\delta}{5\gamma}} \right) \quad (\text{B.14})$$

$$R_n \equiv \frac{\gamma \cdot g_{d0}}{g_m^2} = \frac{\gamma}{\alpha} \cdot \frac{1}{g_m} \quad (\text{B.15})$$

$$G_u \equiv \frac{\delta \cdot \omega^2 C_{gs}^2 (1 - |c|^2)}{5 g_{d0}} \quad (\text{B.16})$$

Onde G_u é a condutância associada às fontes de ruído que não possuem correlação, c é o coeficiente de correlação das fontes de ruído, δ é um parâmetro proporcional ao ruído de porta dependente da polarização, $\alpha = \frac{g_m}{g_{d0}} \approx \frac{g_m}{g_m + g_{mb}}$, γ é um parâmetro dependente da polarização e proporcional ao ruído de dreno, g_{d0} é a condutância de dreno com $V_{ds} = 0$ e g_m é a transcondutância do transistor.

O coeficiente de correlação c (B.17) é definido como sendo a correlação entre o ruído de porta (gate) $\overline{i_{ng}^2}$ e o ruído de dreno $\overline{i_{nd}^2}$, que foram definidos no Capítulo 2 (equações (2.16) e (2.17)) e estão mostrados nas equações (B.18) e (B.19) a seguir:

$$c \equiv \frac{\overline{i_{ng} \cdot i_{nd}^*}}{\sqrt{\overline{i_{ng}^2} \cdot \overline{i_{nd}^2}}} \quad (\text{B.17})$$

$$\overline{i_{nd}^2} = 4kT\gamma g_{d0}\Delta f \quad (\text{B.18})$$

$$\overline{i_{ng}^2} = 4kT\gamma g_g \Delta f \quad (\text{B.19})$$

onde:

$$g_g = \frac{\omega^2 C_{gs}^2}{5g_{d0}} \quad (\text{B.20})$$

B.1 – Otimização da Admitância de Entrada (casamento para mínimo fator de ruído)

A partir das equações (B.10) e (B.11), pode-se identificar condições para minimizar o fator de ruído. A partir da primeira derivada dessas expressões, obtém-se as equações a seguir [3]:

$$B_s = -B_c = B_{opt} \quad (\text{B.21})$$

$$G_s = \sqrt{\frac{G_u}{R_n} + G_c^2} = G_{opt} \quad (\text{B.22})$$

$$G_{opt} = \alpha\omega C_{gs} \sqrt{\frac{\delta}{5\gamma} (1 - |c|^2)} \quad (\text{B.23})$$

Onde G_{opt} é a condutância da entrada (fonte) otimizada e B_{opt} é a susceptância de entrada (fonte) otimizada. Dessa forma pode-se obter a admitância de entrada otimizada pela equação (B.24):

$$Y_{opt} = G_{opt} + jB_{opt} \quad (\text{B.24})$$

O fator de ruído correspondente a essa escolha (otimizada) é encontrado pela substituição das equações (B.21) e (B.22) na equação (B.11), obtendo o mínimo fator de ruído:

$$F_{\min} = 1 + 2R_n [G_{opt} + G_c] = 1 + 2R_n \left[\sqrt{\frac{G_u}{R_n} + G_c^2} + G_c \right] \quad (\text{B.25})$$

$$F_{\min} \approx 1 + \frac{2}{\sqrt{5}} \frac{\omega}{\omega_T} \sqrt{\gamma \delta (1 - |c|^2)} \quad (\text{B.26})$$

Pode-se expressar o Fator de Ruído em termos de F_{\min} :

$$F = F_{\min} + \frac{R_n}{G_s} \left[(G_s - G_{opt})^2 + (B_s - B_{opt})^2 \right] \quad (\text{B.27})$$

Apêndice C – Valores Típicos dos Parâmetros dos Dispositivos Usados Nas Simulações

C.1 – Modelo Spice do Transistor nMOS 0,35 µm TSMC

**** MOSFET MODEL PARAMETERS

MODN

NMOS

T_Measured 27

T_Current 27

LEVEL 7

L 100.000000E-06

W 100.000000E-06

VTO .47508

KP 265.626400E-06

GAMMA 0

LAMBDA 0

RSH 79.3

IS 1.000000E-15

JS 100.000000E-06

PB .8

PBSW .803223
CJ 896.234500E-06
CJSW 373.023800E-12
MJ .353795
MJSW .138082
CGSO 276.000000E-12
CGDO 276.000000E-12
CGBO 1.000000E-12
TOX 7.800000E-09
XJ 100.000000E-09
UCRIT 10.000000E+03
DELTA .01
DIOMOD 2
K1 .594876
K2 7.176815E-03
LETA 0
WETA 0
U0 362.3882
XPART .5
VTH0 .47508
K3 100
W0 27.327370E-06
NLX 262.691500E-09
DVT0 2.548983
DVT1 .903133
UA -798.414000E-12
UB 2.360814E-18
UC 41.004690E-12
VSAT 155.107700E+03

RDSW 979.5687
VOFF -.092599
NFACTOR 1.37163
PCLM 1.540883
PDIBL1 1.766326E-03
PDIBL2 1.236800E-06
DROUT 0
PSCBE1 730.480700E+06
PSCBE2 993.331100E-06
A0 1.172467
A1 0
A2 .456178
NPEAK 220.000000E+15
LDD 0
LITL 48.373550E-09
UC1 -56.000000E-12
KETA 2.642803E-03
ETA0 .7
ETAB .05066
K3B -2.747181
DVT2 -.3
DSUB .817939
AGS .178994
DVT1W 0
DVT2W 0
PRWG -.059307
PRWB -.086977
PDIBLCB -1.000000E-03
DWG -4.294085E-09

DWB 6.084610E-09
B0 954.890200E-09
B1 5.000000E-06
LINT 77.201890E-12
WINT 151.873300E-09
DLC 77.201890E-12
DWC 151.873300E-09
CF 0
NOIA 100.000000E+18
NOIB 50.000000E+03
NOIC -1.400000E-12
LKETA 971.762000E-06
WKETA -2.466865E-03
PVTH0 -.027557
PRDSW -89.91352
PK2 2.988098E-03
VTM .025864
PBSWG .803223
MJSWG .138082
CJSWG 182.000000E-12

Referências Bibliográficas

- [1] A. S. Sedra and K. C. Smith, “Microeletronic Circuits”, Saunders College Publishing, 1991.
- [2] Behzad Razavi, “RF Microelectronics”, Prentice Hall 1998.
- [3] Thomas H. Lee, “The Design Of Cmos Radio Frequency Integrated Circuits”, Cambridge University Press, 1998.
- [4] Derek K. Shaeffer, and Thomas H. Lee, “A 1.5-V, 1.5-GHz CMOS low noise amplifier,” IEEE J. Solid-State Circuits, vol. 32, no. 5, pp. 745-759, May 1997.
- [5] Marcelo Sampaio de Alencar, “Telefonia Celular Digital”, ed. Érika.
- [6] Antonio Martins Ferrari, “Telecomunicações: Evolução e Revolução”, ed. Érika.
- [7] GSM, <http://www.gsmworld.com>.
- [8] Eduardo Tude, “Tutorial GSM”, <http://www.teleco.com.br/tutoriais/tutorialgsm>.
- [9] Helio Waldman, e YACOUB, Michel Daoud, “Telecomunicações: Princípios e Tendências”, ed. Érika.
- [10] Dayane Adionei Guimarães, material do curso Comunicações Móveis II – INATEL.
- [11] ANATEL – Agência Nacional de Telecomunicações, www.anatel.gov.br.
- [12] Enrico Sacchi, “ Building Blocks for Highly Integrated CMOS-RF Receiver”, Università Degli Studi di Pavia – Itália.
- [13] A. Van Der Ziel, “Noise in Solid State Devices and Circuits”, New York: Wiley, 1986.
- [14] Derek K. Shaeffer, “The Design and Implementation of Low-Power CMOS Radio Receivers”, Stanford University – 1998.
- [15] B. Wang, J.R. Hellums and C.G. Sodini, “ MOSFET Thermal Noise Modeling for Analog Integrated Circuits”, IEEE Journal of Solid-State Circuits, Vol.29 July 1994.

- [16] Q. Huang, P. Orsatti, F. Piazza and T. Ohguro, "The Impact of Scaling Down To Deep-Submicron on CMOS RF Circuits", Proceedings of ESSCIRC, 1997.
- [17] Carl James Debono, Franco Maloberti and Joseph Micallef, "A 1.8GHz CMOS Low-Noise Amplifier", Proceedings of the 8th IEEE International Conference on Electronics, Circuits and Systems, pp. 1111-1114, 2001.
- [18] Xuezheng Wang, Robert Weber, "Design of a CMOS Low Noise Amplifier (LNA) at 5.8 GHz and Its Sensitivity Analysis", IEEE, NASA Symposium on VLSI Design, 2003.
- [19] J.C. Huang, Ro-Min Weng, Cheng-Chih Chang, Kang Hsu, Kun-Yi. Lin, "A 2V 2.4GHz Fully Integrated CMOS LNA", Proceedings IEEE Intl Symp Circuits Syst 4 (2001), 466-469.
- [20] Francesco Piazza, Qiuting Huang, "The Development of a 0.25 μ m CMOS Receiver for GSM.", URSI International Symposium on Signals, Systems, and Electronics, pág. 64-67, 1998.
- [21] Shijun Yang, Ralph Mason, Calvin Plett, "CMOS LNA In Wireless Applications", VTC'99, pp. 1920-1924, Houston, Texas, 1999.
- [22] A. Pärssinen, S. Lindfors, J. Ryyänen, S. I. Long, K. Halonen, "1.8 GHz CMOS LNA With On-Chip DC Coupling For a Subsampling Direct Conversion Front-End", IEEE International Symposium on Circuits and Systems, Monterey, 1999.
- [23] Stephen Wu, Behzad Razavi, "A 900-MHz/1.8-GHz CMOS Receiver for Dual-Band Applications", IEEE J. Solid-State Circuits, vol. 33, pp. 2178-2185, 1998.
- [24] Heng Jin, C. Andre T. Salama, "A 1V, 1.9-GHz CDMA, CMOS on SOI, Low Noise Amplifier", SOI Conference IEEE International, 2000.
- [25] Jérôme Le Ny, Bhavana Thudi, Jonathan McKenna, "A 1.9 GHz Low Noise Amplifier", EECS 522 Analog Integrated Circuits Project, 2002.
- [26] Cheon Soo Kim, Min Park, Chung-Hwan Kim, Yeong Cheol Hyeon, Hyun Kyu Yu, Kwyro Lee, Kee Soo Nam, "A Fully Integrated 1.9-GHz CMOS Low-Noise Amplifier", IEEE Microwave And Guided Wave Letters, vol. 8, n. 8, 1998.
- [27] Chih-Lung Hsiao, Ro-Min Weng, Kun-Yi Lin, "A 1V Fully Differential CMOS LNA for 2.4GHz Application", International Symposium on Circuits and Systems, ISCAS '03, 2003.
- [28] Tommy K. K. Tsang, Mourad N. El-Gamal, "Gain Controllable Very Low Voltage ($\leq 1V$) 8-9 GHz Integrated CMOS LNAs", IEEE Radio Frequency Integrated Circuits Symposium, pp. 205-208, 2002.

- [29] P. Leroux, J. Janssens, M. Steyaert, “A 0.8dB NF ESD-protected 9mW CMOS LNA,” ISSCC Dig. Tech.Papers, vol. 26, pp. 410-411, 2001.
- [30] Andrew N. Karanicolas, “A 2,7V 900MHz CMOS LNA and Mixer” IEEE Journal of Solid-State Circuits, Vol 31, No.12, Dec 1996.
- [31] Elkim Felipe Roa Fuentes, “Metodologia De Projeto Para Amplificadores De Baixo Ruído Em CMOS”, Universidade de São Paulo, 2003.
- [32] Yannis P. Tsividis, “Operation and Modeling of the MOS Transistor”, McGraw-Hill, 1987.
- [33] Robson Luiz Moreno, “Projeto, Implementação e Teste de um Amplificador de Baixo Ruído (LNA) Para ser Utilizado em um Sistema de Biotelemetria”, Universidade de São Paulo, 2002.
- [34] James Chang, “An Integrated 900MHz Spread-Spectrum Wireless Receiver in 1 μ m CMOS and a Suspended Inductor Technique”. UCLA – March 1998.
- [35] Asitic documentation. <http://www.eecs.berkeley.edu/niknejad/asitic/asitic.html>