Resumo:
A crescente demanda por redes com alta velocidade de transmissão, impulsionada pelos serviços que exigem altas taxas de dados, requer uma infra-estrutura de redes de fibra óptica de grande eficiência. A norma ITU-T G.709 que rege as comunicações ópticas tem como sua principal inovação, em relação a padrões antigos, o uso do código corretor de erros Reed-Solomon. O código Reed-Solomon é o mais utilizado em sistemas digitais na atualidade, devido a sua alta eficácia. Este trabalho visa implementar o codificador e decodificador Reed-Solomon em hardware de alta performance para rápido processamento, o que é exigido em comunicações de alta velocidade. O hardware utilizado é um Field-Programmable Gate Array (FPGA), que permite uma rápida prototipagem, comparado com circuito integrado dedicado de aplicação específica (ASIC). O codificador e decodificador Reed-Solomon são desenvolvidos utilizando a linguagem de descrição de hardware VHDL, que permite um alto nível de abstração no desenvolvimento de circuitos digitais. No trabalho é apresentada toda a estrutura dos circuitos que compõe o sistema, e é proposta uma nova topologia para o decodificador, que reduz a utilização lógica. Todo circuito é sintetizado e implementado na FPGA Stratix II do fabricante altera que disponibiliza também o software para síntese denominado Quartus II. Os resultados da implementação são mostrados e discutidos no trabalho.
