Use este identificador para citar ou linkar para este item:
https://repositorio.unifei.edu.br/jspui/handle/123456789/1283
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | DUTRA, Odilon de Oliveira | - |
dc.date.issued | 2012-03-05 | - |
dc.identifier.citation | DUTRA, Odilon de Oliveira. Um amplificador neural de baixo ruído e baixa potência utilizando uma Topologia Folded Cascode OTA com malha de realimentação PID e ganho ajustável para EEG SoC Arrays. 2012. 80 f. Dissertação (Mestrado em Materiais para Engenharia) - Universidade Federal de Itajubá, Itajubá, 2012. | pt_BR |
dc.identifier.uri | https://repositorio.unifei.edu.br/jspui/handle/123456789/1283 | - |
dc.description.abstract | Este presente trabalho descreve uma implementação CMOS em tecnologia ON 0.5 µm de um amplificador operacional de transcondutância (OTA) Folded Cascode projetado para gerar ruído referenciado à entrada (Input Referred Noise) mínimo para aplicações em arrays de sistemas integrados em chip (SoC) destinados a medições em eletroencefalogramas. É também descrita uma rede de realimentação proporcional, integral e derivativa (PID), imple_ mentada em pequena área de Silício, utilizando-se de um pseudo-resistor pMOS de alta resistência e pequenas capacitâncias de integração para controle de ganho em malha fechada através de chaves nMOS insensíveis a parasitas. Resultados de simulações pos layout mostram que o amplificador neural desenvolvido atinge em torno de 2.2 µVrms de ruído referenciado à entrada para 6 µA de corrente drenada total para uma tensão de alimentação de ± 1.8 V, obtendo assim um fator de eficiência à ruído (NEF) de 4.55 para uma largura de banda de 1.96 kHz e ganho central de 40.22 dB. | pt_BR |
dc.language.iso | pt_BR | pt_BR |
dc.title | Um amplificador neural de baixo ruído e baixa potência utilizando uma Topologia Folded Cascode OTA com malha de realimentação PID e ganho ajustável para EEG SoC Arrays. | pt_BR |
dc.type | Dissertação | pt_BR |
dc.place | Itajubá | pt_BR |
dc.pages | 80 p. | pt_BR |
dc.keywords.portuguese | OTA | pt_BR |
dc.keywords.portuguese | Eletroencefalograma | pt_BR |
dc.keywords.portuguese | Rede de Realimentaçã PID | pt_BR |
dc.keywords.portuguese | Baixo Ruído | pt_BR |
dc.keywords.portuguese | Baixa Potência | pt_BR |
dc.keywords.portuguese | EEG SoC Array | pt_BR |
dc.keywords.english | Electroencephalogram | pt_BR |
dc.keywords.english | PID Feedback Network | pt_BR |
dc.keywords.english | Low Noise | pt_BR |
dc.keywords.english | Low Power | pt_BR |
dc.keywords.english | EEG SoC Array | pt_BR |
dc.orientador.principal | PIMENTA, Tales Cleber | - |
dc.place.presentation | Universidade Federal de Itajubá | pt_BR |
dc.pg.programa | Engenharia Elétrica | pt_BR |
dc.pg.area | Microeletrônica | pt_BR |
dc.date.available | 2018-05-21T18:32:14Z | - |
dc.date.accessioned | 2018-05-21T18:32:14Z | - |
dc.publisher.department | IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação | - |
dc.publisher.program | Programa de Pós-Graduação: Mestrado - Engenharia Elétrica | - |
Aparece nas coleções: | Dissertações |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
dissertacao_0039010.pdf | 2,17 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.