Use este identificador para citar ou linkar para este item:
https://repositorio.unifei.edu.br/jspui/handle/123456789/2901
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | CÂNDIDO, Marcos Rogério | - |
dc.date.issued | 1997-01-02 | - |
dc.identifier.uri | https://repositorio.unifei.edu.br/jspui/handle/123456789/2901 | - |
dc.language | por | pt_BR |
dc.publisher | Universidade Federal de Itajubá | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.subject | Circuitos digitais | pt_BR |
dc.subject | Teste para falhas Stuck-at e Stuck-open | pt_BR |
dc.subject | Estrutura BIST | pt_BR |
dc.subject | Modelamento de falhas | pt_BR |
dc.title | Correlação entre vetores de teste para falhas Stuck-at e Stuck-open em circuitos digitais com alto teste incorporado | pt_BR |
dc.type | Dissertação | pt_BR |
dc.date.available | 2022-01-27 | - |
dc.date.available | 2022-01-27T17:59:32Z | - |
dc.date.accessioned | 2022-01-27T17:59:32Z | - |
dc.creator.Lattes | http://lattes.cnpq.br/1152891038537724 | pt_BR |
dc.contributor.advisor1 | PIMENTA, Tales Cleber | - |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/3321577431881283 | pt_BR |
dc.description.resumo | Consta no arquivo em PDF | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação | pt_BR |
dc.publisher.program | Programa de Pós-Graduação: Mestrado - Engenharia Elétrica | pt_BR |
dc.publisher.initials | UNIFEI | pt_BR |
dc.subject.cnpq | CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA | pt_BR |
Aparece nas coleções: | Dissertações |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
Dissertação_19978200930.pdf | 47,98 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.