Repositório UNIFEI UNIFEI - Campus 1: Itajubá PPG - Programas de Pós Graduação Dissertações
Use este identificador para citar ou linkar para este item: https://repositorio.unifei.edu.br/jspui/handle/123456789/3788
Registro completo de metadados
Campo DCValorIdioma
dc.creatorMIRANDA, Kelly de Pinho Miranda-
dc.date.issued2003-11-07-
dc.identifier.urihttps://repositorio.unifei.edu.br/jspui/handle/123456789/3788-
dc.description.abstractThis work presents the project of a device with a low cost to measure the bit error rate in data communications systems. Through the detention of the errors occurred during the transmission of the data in a certain interval of time, it is gotten measure it of bits error rate. This work also shows the program developed in VHDL language by using MAX+PLUS II tool, (version 10.2, of ALTERA Company) that simulates the functioning of measurer device bit error rate proposed.pt_BR
dc.languageporpt_BR
dc.publisherUniversidade Federal de Itajubápt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectComunicações digitaispt_BR
dc.subjectSistemas de comunicaçãopt_BR
dc.subjectTaxa de erro de bitspt_BR
dc.subjectLinguagem VHDLpt_BR
dc.titleImplementação de um medidor de taxa de erro de bits com CRC utilizando linguagem VHDLpt_BR
dc.typeDissertaçãopt_BR
dc.date.available2023-06-26-
dc.date.available2023-06-26T14:54:21Z-
dc.date.accessioned2023-06-26T14:54:21Z-
dc.contributor.advisor1LAMBERT-TORRES, Germano-
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/1173620785883814pt_BR
dc.contributor.advisor-co1PORTELINHA, Francisco Martins-
dc.contributor.advisor-co1Latteshttp://lattes.cnpq.br/2508953043452613pt_BR
dc.description.resumoEste trabalho apresenta o projeto de um dispositivo de baixo custo para medir a taxa de erro de bits nos sistemas de comunicação de dados. Através da detecção dos erros ocorridos durante a transmissão dos dados em um certo intervalo de tempo, obtém-se a medida de taxa de erro de bits (“BER meter”). Este trabalho mostra também o programa desenvolvido em linguagem VHDL utilizando a ferramenta MAX+PLUS II, (versão 10.2, da Companhia ALTERA) que simula o funcionamento do dispositivo de medida de taxa de erro de bits proposto.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentIESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informaçãopt_BR
dc.publisher.programPrograma de Pós-Graduação: Mestrado - Engenharia Elétricapt_BR
dc.publisher.initialsUNIFEIpt_BR
dc.subject.cnpqCNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICApt_BR
dc.relation.referencesMIRANDA, Kelly de Pinho Miranda. Implementação de um medidor de taxa de erro de bits com CRC utilizando linguagem VHDL. 2003. 73 f. Dissertação (Mestrado em Engenharia Elétrica) – Universidade Federal de Itajubá, Itajubá, 2003.pt_BR
Aparece nas coleções:Dissertações

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
Dissertação_200331289.pdf962,25 kBAdobe PDFVisualizar/Abrir
Mostrar registro simples do item Visualizar estatísticas


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.