Use este identificador para citar ou linkar para este item:
https://repositorio.unifei.edu.br/jspui/handle/123456789/1423
Tipo: | Dissertação |
Título: | Implementação do algoritmo AES em hardware reconfigurável - FPGA. |
Autor(es): | SAAD, Maurício Wurthmann |
Abstract: | Neste projeto de pesquisa realizou-se a implementação do algoritmo criptográfico AES em hardware reconfigurável, utilizando-se da linguagem de programação VHDL. Inicialmente, o modelo VHDL de todas as funções constituintes foram desenvolvidas e posteriormente sintetizadas no componente EP2C20F484C7 da família Cyclone II da Altera. A seguir o algoritmo de criptografia AES, tendo uma chave de 128 bits, foi implementado e validado via simulação. Como última etapa de desenvolvimento foram gerados códigos parametrizados que possibilitam ao usuário definir se o modelo criptográfico irá operar com chaves de 128, 192 ou 256 bits. |
metadata.dc.publisher.department: | IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação |
metadata.dc.publisher.program: | Programa de Pós-Graduação: Mestrado - Ciência e Tecnologia da Computação |
Citação: | SAAD, Maurício Wurthmann. Implementação do algoritmo AES em hardware reconfigurável – FPGA. 2010. 47 f. Dissertação (Mestrado em Ciência e Tecnologia da Computação) – Universidade Federal de Itajubá, Itajubá, 2010. |
URI: | https://repositorio.unifei.edu.br/jspui/handle/123456789/1423 |
Data do documento: | 17-Dez-2010 |
Aparece nas coleções: | Dissertações |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
dissertacao_0038054.pdf | 2,47 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.