Desenvolvimento de um circuito DPLL com detector de fase do tipo pré-carga na tecnologia CMOS 0,7 µm da ES2 para operar em 622 MHz

Use este identificador para citar ou linkar para este item: https://repositorio.unifei.edu.br/jspui/handle/123456789/2869

Tipo:	Dissertação
Título:	Desenvolvimento de um circuito DPLL com detector de fase do tipo pré-carga na tecnologia CMOS 0,7 µm da ES2 para operar em 622 MHz
Autor(es):	MESQUITA, Leonardo
Primeiro Orientador:	PIMENTA, Tales Cleber
metadata.dc.contributor.advisor-co1:	CREPALDI, Paulo César
Resumo:	Consta no arquivo em PDF
Abstract:	Consta no arquivo em PDF
Palavras-chave:	Circuito PLL Implementação do circuito Análise e simulação do circuito Estudo de estabilidade do sistema
CNPq:	CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA
Idioma:	por
País:	Brasil
Editor:	Universidade Federal de Itajubá
Sigla da Instituição:	UNIFEI
metadata.dc.publisher.department:	IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação
metadata.dc.publisher.program:	Programa de Pós-Graduação: Mestrado - Engenharia Elétrica
Tipo de Acesso:	Acesso Aberto
URI:	https://repositorio.unifei.edu.br/jspui/handle/123456789/2869
Data do documento:	12-Dez-1996
Aparece nas coleções:	Dissertações

Arquivos associados a este item:

Arquivo	Descrição	Tamanho	Formato
Dissertação_19968200888.pdf		48,14 MB	Adobe PDF	Visualizar/Abrir