Use este identificador para citar ou linkar para este item:
https://repositorio.unifei.edu.br/jspui/handle/123456789/3403
Tipo: | Dissertação |
Título: | Uma topologia CMOS MILLER OTA modificada com a excursão de sinal de pólo-a-pólo da fonte de alimentação em ultra-baixa tensão e ultra-baixa potência |
Autor(es): | FERREIRA, Luis Henrique de Carvalho |
Primeiro Orientador: | PIMENTA, Tales Cleber |
Resumo: | O termo baixa tensão começou a ser empregado na literatura CMOS para os circuitos analógicos e digitais que trabalhavam com tensões de alimentação abaixo de 3V, em processos cuja alimentação nominal era, no mínimo, de 5V. Com a tendência de operação em baixa tensão e baixa potência, a resposta em freqüência, a tensão de alimentação e o consumo são as especificações principais no projeto dos circuitos, em especial, os analógicos. Porém, a maior limitação para a implementação de circuitos em baixa tensão é a tensão threshold. Uma vez que a tensão threshold não regride de forma satisfatória, criou-se a necessidade de buscar novas arquiteturas que minimizem os seus efeitos. Esse trabalho apresenta uma nova e simples topologia para o Miller OTA com excursão de sinal de pólo-a-pólo da fonte de alimentação em ultra-baixa tensão e ultra-baixa potência, com o par diferencial na configuração acionado pelo substrato e deslocadores DC de tensão. Para esse desenvolvimento é apresentada uma metodologia para a determinação dos parâmetros DC do modelo BSIM3v3. Também é apresentada uma metodologia para o projeto do circuito, onde há uma maior otimização da especificação no comportamento do transitório do sinal na saída, segundo o modelo AC em pequenos sinais. Com os transistores operando em inversão fraca, essa topologia é capaz de operar numa tensão de alimentação de apenas 600mV com um consumo de 550nW para um processo de CMOS TSMC 0,35μm padrão. |
Abstract: | The term low voltage was initially used for digital and analog CMOS circuits working under 3V, on processes that used to work on a 5V power supply. When considering the market trend towards low-voltage and low-power, the frequency response, the power supply voltage and consumption are the main specifications of the analog circuit design. Unfortunately, the main limitation on low-voltage circuits is the threshold voltage. Since the threshold voltage does not reduce satisfactorily, there is a need of new architectures that minimize its effect. This work describes a new and simple rail-to-rail Miller OTA architecture for ultra low-voltage and ultra low-power. The topology uses bulk-driven differential pair and DC voltage shifters. It is presented a methodology for the extraction of DC parameters from BSIM3v3 model that was used in the development of this new amplifier topology. It is also presented a methodology for the design of the circuit that optimizes the output signal transient behavior, according to the small signal AC model. Since all transistors work on weak inversion, the presented topology is capable of running on a 600mV power supply voltage and a power consumption of just 550nW, for a standard 0.35 m CMOS TSMC process. |
Palavras-chave: | Transistor MOS Círculo Miller OTA Sistema LTI |
CNPq: | CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA |
Idioma: | por |
País: | Brasil |
Editor: | Universidade Federal de Itajubá |
Sigla da Instituição: | UNIFEI |
metadata.dc.publisher.department: | IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação |
metadata.dc.publisher.program: | Programa de Pós-Graduação: Mestrado - Engenharia Elétrica |
Tipo de Acesso: | Acesso Aberto |
URI: | https://repositorio.unifei.edu.br/jspui/handle/123456789/3403 |
Data do documento: | 6-Dez-2004 |
Aparece nas coleções: | Dissertações |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
Dissertação_200430992.pdf | 1,1 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.