Uma Arquitetura Reed-Solomon baseado em FPGA/Soft-core.

Abstract

O objetivo deste trabalho é avaliar e projetar uma arquitetura Reed-Solomon (codificador e decodificador), uma das mais utilizadas em sistemas digitais. Esta arquitetura será implementada utilizando processador soft-core e desenvolvida em Field Programmable Gate Array – FPGA. Esta arquitetura visa à economia da potência consumida pelo transmissor e à confiabilidade oferecida pelo uso de códigos corretores de erro tornando a comunicação mais robusta em ambientes ruidosos. Neste trabalho, os códigos apresentados proporcionam uma melhoria no desempenho do Bit Error Rate – BER, podendo citar como aplicações o uso de redes de sensores sem fio (monitoramento remoto) e aplicações médicas. Portanto, serão apresentados resultados que mostram o ganho de desempenho do BER obtidos nas implementações em software aumentando o alcance da comunicação ou reduzindo o número de nós sensores para cobrir uma área específica. Este trabalho propõe, ainda, a implementação utilizando soft-core PicoBlaze para redução da quantidade de componentes lógicos necessários, que reduz o uso da área do dispositivo lógico programável, FPGA.