Projeto de um misturador em tecnologia CMOS de 0,25 μm

FERREIRA, Fabrício Jorge Antunes

dc.creator	FERREIRA, Fabrício Jorge Antunes
dc.date.issued	2006-10-02
dc.identifier.uri	https://repositorio.unifei.edu.br/jspui/handle/123456789/3245
dc.description.abstract	Researches in the wireless communication experienced an impressive growth in the last decade. The market demand for smaller and more functional devices opens new researches in the area of radio frequency – EF electronics. The CMOS technology is a promising alternative for the development of RF transceivers, since it merges large circuit density and low consumption into ever increasing transistor speeds obtained from smaller technologies. In radio frequency transceivers, the mixer occupies an important position, since it is found in receivers and transmitters. Based on that, this work focused on the development of a mixer that optimizes two conflicting features, the gain and linearity. The gain is +12.1 dB and the linearity, given by the IIP3, of +3.1 dBm. The noise figure is approximately +10.9 dB and the power consumption is approximately 8.25 mW.	pt_BR
dc.language	por	pt_BR
dc.publisher	Universidade Federal de Itajubá	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	Tecnologia CMOS	pt_BR
dc.subject	Arquiteturas de receptores	pt_BR
dc.subject	Circuito misturador	pt_BR
dc.title	Projeto de um misturador em tecnologia CMOS de 0,25 μm	pt_BR
dc.type	Dissertação	pt_BR
dc.date.available	2022-04-05
dc.date.available	2022-04-05T14:01:55Z
dc.date.accessioned	2022-04-05T14:01:55Z
dc.creator.Lattes	http://lattes.cnpq.br/1123356997794949	pt_BR
dc.contributor.advisor1	PIMENTA, Tales Cleber
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/3321577431881283	pt_BR
dc.contributor.advisor-co1	MORENO, Robson Luiz
dc.contributor.advisor-co1Lattes	http://lattes.cnpq.br/6281644588548940	pt_BR
dc.description.resumo	As pesquisas na área de comunicações wireless experimentaram um notável crescimento na última década. Nos últimos anos, o comércio de telefonia móvel teve um crescimento significativo. Enquanto a indústria transitava da geração 2G para a geração 3G, um grande número de aplicações e funcionalidades foram introduzidas. O tamanho dos celulares foi reduzido ao mesmo tempo em que a taxa de transmissão de dados aumentou, possibilitando aplicações de multimídia que incluem fotos e vídeos, com uma maior duração das baterias. Todas essas vantagens, além da flexibilidade da ausência de conexões físicas tornaram a comunicação sem fio o objeto de desejo dos consumidores. Para suportar esse rápido crescimento na demanda de produtos na área de comunicação pessoal, precisou-se desenvolver transceptores de baixo custo/dimensão e baixo consumo para aplicações sem fio. Como uma alternativa para sistemas de baixo custo, a tecnologia CMOS tem se firmado cada vez mais como um padrão a ser seguido para desenvolvimento de sistemas transceptores de RF (RF Front-End) integrados, aliando a sua alta integrabilidade e baixo consumo, com velocidades de operação cada vez maiores. Em transceptores de RF, o circuito misturador ocupa um papel de destaque, sendo encontrado tanto na etapa transmissora quanto na etapa receptora. O projeto de tais circuitos envolve um compromisso entre diversas figuras de mérito, como por exemplo, ganho de conversão, linearidade, figura de ruído, faixa dinâmica de operação e consumo. No caso específico de um circuito misturador, as três primeiras são de fundamental importância na avaliação do desempenho do circuito. Projetar um circuito misturador requer um compromisso entre as figuras de mérito citadas anteriormente. Isso tem se apresentado como um grande desafio para os projetistas, pois a existência de especificações de projeto conflitantes como ganho de conversão e linearidade, por exemplo, geralmente requer um compromisso durante a etapa de projeto. Nesse contexto, estipulou-se como objetivo principal desse trabalho o projeto de um circuito misturador na freqüência de 1,8 GHz (em virtude de um posterior projeto de um transceptor de RF completo, operando em 1,8 GHz) que apresentasse bons valores de ganho de conversão de potência e linearidade, com uma figura de ruído e consumo relativamente baixos. Durante a realização desse trabalho, esse objetivo mostrou-se bastante desafiador, exigindo certos artifícios para sua conclusão como a escolha da estrutura em Célula de Gilbert com balanceamento duplo, v uma rede de degeneração indutiva nos transistores do estágio de transcondutância e cargas ativas PMOS. Precisou-se utilizar uma rede de realimentação modo-comum devido à natureza completamente diferencial do circuito misturador utilizado. Projetou-se também um conversor de sinal diferencial para terminação simples integrado (balun) visando-se a ligação do misturador a um filtro em terminação simples. No projeto dos indutores integrados usados no esquema de degeneração utilizou-se o freeware ASITIC. Baseado em trabalhos similares encontrados durante a pesquisa bibliográfica, os quais foram discutidos durante a dissertação, pode-se concluir que, com um ganho de conversão de potência de +12,1 dB, uma linearidade (representada aqui pelo ponto IIP3) de +3,1 dBm, uma figura de ruído de +10,9 dB e um consumo de 8,25 mW, conseguiu-se atingir o objetivo principal desse trabalho. O layout do circuito misturador também é apresentado juntamente com várias medidas utilizadas visando-se melhorar o desempenho do circuito, tais como casamento de transistores e isolamento de ruído.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação	pt_BR
dc.publisher.program	Programa de Pós-Graduação: Mestrado - Engenharia Elétrica	pt_BR
dc.publisher.initials	UNIFEI	pt_BR
dc.subject.cnpq	CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA	pt_BR
dc.relation.references	FERREIRA, Fabrício Jorge Antunes. Projeto de um misturador em tecnologia CMOS de 0,25 μm. 2006. 101 f. Dissertação (Mestrado em Engenharia Elétrica) – Universidade Federal de Itajubá, Itajubá, 2006.	pt_BR