Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência

TEIXEIRA, Aline Aires

dc.creator	TEIXEIRA, Aline Aires
dc.date.issued	2022-08-29
dc.identifier.uri	https://repositorio.unifei.edu.br/jspui/handle/123456789/3508
dc.description.abstract	The fuzzy type-2 fuzzy inference system presents a superior performance in relation to other methods for applications in systems with uncertainty. This work presents the architecture of a SIF type-2 that aims to use the trapezoidal membership function that ensures faster and simpler circuits. The architecture implemented in FPGA consists of five blocks, fuzzifier, inference, rule base, type-reductor and defuzzifier. The hardware presented consists of two 8-bit inputs with three trapezoidal membership functions for each input, nine rules and an 8-bit output with three membership functions. The Verilog implementation results are compared with the same architecture implemented in Matlab® using the Toolbox for type-2 fuzzy.	pt_BR
dc.language	por	pt_BR
dc.publisher	Universidade Federal de Itajubá	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	FPGA	pt_BR
dc.subject	Função de pertinência trapezoidal	pt_BR
dc.subject	Sistema de inferência fuzzy tipo-2	pt_BR
dc.title	Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência	pt_BR
dc.type	Dissertação	pt_BR
dc.date.available	2023-02-14
dc.date.available	2023-02-14T18:03:51Z
dc.date.accessioned	2023-02-14T18:03:51Z
dc.creator.Lattes	http://lattes.cnpq.br/7182302692528551	pt_BR
dc.contributor.advisor1	SOUZA, Gabriel Antônio Fanelli de
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/8350216088846890	pt_BR
dc.contributor.advisor-co1	MORENO, Robson Luiz
dc.contributor.advisor-co1Lattes	http://lattes.cnpq.br/6281644588548940	pt_BR
dc.description.resumo	O Sistema de inferência fuzzy tipo-2 apresenta um desempenho superior em relação a outros métodos para aplicações em sistemas com incerteza. Este trabalho apresenta a arquitetura de um SIF (System Inference Fuzzy) tipo-2 que tem como objetivo utilizar a função de pertinência trapezoidal que garante circuitos mais rápidos e simples. A arquitetura implementada em FPGA (Field Programmable Gate Array) consiste em cinco blocos, fuzzificador, inferência, base de regras, tipo-redutor e defuzzificador. O hardware apresentado consiste em duas entradas de 8 bits com três funções de pertinência trapezoidais para cada entrada, nove regras e uma saída de 8 bits com três funções de pertinência. Os resultados da implementação em Verilog são comparados com a mesma arquitetura implementada no Matlab® utilizando a Toolbox para type-2 fuzzy.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação	pt_BR
dc.publisher.program	Programa de Pós-Graduação: Mestrado - Engenharia Elétrica	pt_BR
dc.publisher.initials	UNIFEI	pt_BR
dc.subject.cnpq	CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA	pt_BR
dc.relation.references	TEIXEIRA, Aline Aires. Controlador FUZZY tipo 2 com programação em verilog das funções de pertinência. 2022. 58 f. Dissertação (Mestrado em Engenharia Elétrica) – Universidade Federal de Itajubá, Itajubá, 2022.	pt_BR