dc.creator |
CASTRO, Thainann Henrique Pereira de |
|
dc.date.issued |
2021-12-06 |
|
dc.identifier.uri |
https://repositorio.unifei.edu.br/jspui/handle/123456789/2849 |
|
dc.description.abstract |
This work presents a topology of a voltage and current reference with little sensitivity in
relation to operating temperature, supply voltage and the effects of CMOS fabrication
processes. To achieve thermal compensation, a self-cascode composite transistor (SCCT)
configuration is used, which is responsible for the generation of PTAT (proportional to absolute
temperature) and CTAT (complementary to absolute temperature) voltages, which are summed
through the aid of amplifiers operational (AmpOp) and current mirrors.
The circuit provides an average voltage and current reference, measured values, of 483.58
mV and 1.317 µA with temperature coefficients (TC) of 25 ppm/°C and 77 ppm/°C
respectively, operating in a temperature range from -30 °C to 100 °C, with a minimum voltage
of 850 mV and average PSR at 50 Hz, -15.2 dB and -16.36 dB at 1.8 V for VREF and IREF
respectively. The developed circuit area is 269 µm x 654 µm.
It is presented in this dissertation, the project description, and pertinent simulations of the
post-layout circuit of the proposed topology and its electrical characterization. The circuit was
developed using a standard 180 nm CMOS process. |
pt_BR |
dc.language |
por |
pt_BR |
dc.publisher |
Universidade Federal de Itajubá |
pt_BR |
dc.rights |
Acesso Aberto |
pt_BR |
dc.subject |
Referência de tensão |
pt_BR |
dc.subject |
Análise dos SCCTs |
pt_BR |
dc.subject |
Equacionamento |
pt_BR |
dc.title |
Uma referência de tensão e corrente CMOS utilizando SCCTs e com VDD de 0,85 V |
pt_BR |
dc.type |
Dissertação |
pt_BR |
dc.date.available |
2022-01-14 |
|
dc.date.available |
2022-01-14T17:53:22Z |
|
dc.date.accessioned |
2022-01-14T17:53:22Z |
|
dc.creator.Lattes |
http://lattes.cnpq.br/0436789142001069 |
pt_BR |
dc.contributor.advisor1 |
MORENO, Robson Luiz |
|
dc.contributor.advisor1Lattes |
http://lattes.cnpq.br/6281644588548940 |
pt_BR |
dc.contributor.advisor-co1 |
COLOMBO, Dalton Martini |
|
dc.contributor.advisor-co1Lattes |
http://lattes.cnpq.br/0909961438322138 |
pt_BR |
dc.description.resumo |
Este trabalho apresenta uma topologia de uma referência de tensão e corrente pouco
sensível em relação à temperatura de operação, tensão de alimentação e aos efeitos dos
processos de fabricação CMOS. Para alcançar a compensação térmica, é utilizado uma
configuração self-cascode composite transistor (SCCT), que é responsável pela geração das
tensões PTAT (proportional to absolute temperature) e CTAT (complementary to absolute
temperature), que são somadas através do auxílio de amplificadores operacionais (AmpOp) e
espelhos de corrente.
O circuito fornece uma referência de tensão e corrente média, dos valores medidos, de
483,58 mV e 1,317 µA com coeficientes de temperatura (TC) de 25 ppm/ °C e 77 ppm/ °C
respectivamente, operando em uma faixa de temperatura de -30 °C a 100 °C, com uma tensão
mínima de 850 mV e PSR médio, em 50 Hz, de -15,2 dB e -16,36 dB em 1.8 V para VREF e IREF
respectivamente. A área do circuito desenvolvido é 269 µm x 654 µm.
São apresentadas nesta dissertação, a descrição do projeto, e simulações pertinentes do
circuito pós leiaute da topologia proposta e sua caracterização elétrica. O circuito foi
desenvolvido usando um processo CMOS padrão de 180 nm. |
pt_BR |
dc.publisher.country |
Brasil |
pt_BR |
dc.publisher.department |
IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação |
pt_BR |
dc.publisher.program |
Programa de Pós-Graduação: Mestrado - Engenharia Elétrica |
pt_BR |
dc.publisher.initials |
UNIFEI |
pt_BR |
dc.subject.cnpq |
CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA |
pt_BR |
dc.relation.references |
CASTRO, Thainann Henrique Pereira de. Uma referência de tensão e corrente CMOS utilizando SCCTs e com VDD de 0,85 V. 2021. 85 f. Dissertação (Mestrado em Engenharia Elétrica) – Universidade Federal de Itajubá, Itajubá, 2021. |
pt_BR |