DSpace/Manakin Repository

Desenvolvimento de um circuito DPLL com detector de fase do tipo pré-carga na tecnologia CMOS 0,7 µm da ES2 para operar em 622 MHz

Desenvolvimento de um circuito DPLL com detector de fase do tipo pré-carga na tecnologia CMOS 0,7 µm da ES2 para operar em 622 MHz

MESQUITA, Leonardo; http://lattes.cnpq.br/9338079447464341
URI: https://repositorio.unifei.edu.br/jspui/handle/123456789/2869
Data: 1996-12-12

Resumo:

Consta no arquivo em PDF

Mostrar registro completo

Arquivos deste item

Icon
Nome: Dissertação_19968 ...
Tamanho: 47.01Mb
Formato: PDF
Visualizar/Abrir

Este item aparece na(s) seguinte(s) coleção(s)