Desenvolvimento de um circuito DPLL com detector de fase do tipo pré-carga na tecnologia CMOS 0,7 µm da ES2 para operar em 622 MHz

MESQUITA, Leonardo

dc.creator	MESQUITA, Leonardo
dc.date.issued	1996-12-12
dc.identifier.uri	https://repositorio.unifei.edu.br/jspui/handle/123456789/2869
dc.description.abstract	Consta no arquivo em PDF	pt_BR
dc.language	por	pt_BR
dc.publisher	Universidade Federal de Itajubá	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	Circuito PLL	pt_BR
dc.subject	Implementação do circuito	pt_BR
dc.subject	Análise e simulação do circuito	pt_BR
dc.subject	Estudo de estabilidade do sistema	pt_BR
dc.title	Desenvolvimento de um circuito DPLL com detector de fase do tipo pré-carga na tecnologia CMOS 0,7 µm da ES2 para operar em 622 MHz	pt_BR
dc.type	Dissertação	pt_BR
dc.date.available	2022-01-18
dc.date.available	2022-01-18T16:05:21Z
dc.date.accessioned	2022-01-18T16:05:21Z
dc.creator.Lattes	http://lattes.cnpq.br/9338079447464341	pt_BR
dc.contributor.advisor1	PIMENTA, Tales Cleber
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/3321577431881283	pt_BR
dc.contributor.advisor-co1	CREPALDI, Paulo César
dc.contributor.advisor-co1Lattes	http://lattes.cnpq.br/5741410875148861	pt_BR
dc.description.resumo	Consta no arquivo em PDF	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação	pt_BR
dc.publisher.program	Programa de Pós-Graduação: Mestrado - Engenharia Elétrica	pt_BR
dc.publisher.initials	UNIFEI	pt_BR
dc.subject.cnpq	CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA	pt_BR