Implementação de um medidor de taxa de erro de bits com CRC utilizando linguagem VHDL

MIRANDA, Kelly de Pinho Miranda

dc.creator	MIRANDA, Kelly de Pinho Miranda
dc.date.issued	2003-11-07
dc.identifier.uri	https://repositorio.unifei.edu.br/jspui/handle/123456789/3788
dc.description.abstract	This work presents the project of a device with a low cost to measure the bit error rate in data communications systems. Through the detention of the errors occurred during the transmission of the data in a certain interval of time, it is gotten measure it of bits error rate. This work also shows the program developed in VHDL language by using MAX+PLUS II tool, (version 10.2, of ALTERA Company) that simulates the functioning of measurer device bit error rate proposed.	pt_BR
dc.language	por	pt_BR
dc.publisher	Universidade Federal de Itajubá	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	Comunicações digitais	pt_BR
dc.subject	Sistemas de comunicação	pt_BR
dc.subject	Taxa de erro de bits	pt_BR
dc.subject	Linguagem VHDL	pt_BR
dc.title	Implementação de um medidor de taxa de erro de bits com CRC utilizando linguagem VHDL	pt_BR
dc.type	Dissertação	pt_BR
dc.date.available	2023-06-26
dc.date.available	2023-06-26T14:54:21Z
dc.date.accessioned	2023-06-26T14:54:21Z
dc.contributor.advisor1	LAMBERT-TORRES, Germano
dc.contributor.advisor1Lattes	http://lattes.cnpq.br/1173620785883814	pt_BR
dc.contributor.advisor-co1	PORTELINHA, Francisco Martins
dc.contributor.advisor-co1Lattes	http://lattes.cnpq.br/2508953043452613	pt_BR
dc.description.resumo	Este trabalho apresenta o projeto de um dispositivo de baixo custo para medir a taxa de erro de bits nos sistemas de comunicação de dados. Através da detecção dos erros ocorridos durante a transmissão dos dados em um certo intervalo de tempo, obtém-se a medida de taxa de erro de bits (“BER meter”). Este trabalho mostra também o programa desenvolvido em linguagem VHDL utilizando a ferramenta MAX+PLUS II, (versão 10.2, da Companhia ALTERA) que simula o funcionamento do dispositivo de medida de taxa de erro de bits proposto.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	IESTI - Instituto de Engenharia de Sistemas e Tecnologia da Informação	pt_BR
dc.publisher.program	Programa de Pós-Graduação: Mestrado - Engenharia Elétrica	pt_BR
dc.publisher.initials	UNIFEI	pt_BR
dc.subject.cnpq	CNPQ::ENGENHARIAS::ENGENHARIA ELÉTRICA	pt_BR
dc.relation.references	MIRANDA, Kelly de Pinho Miranda. Implementação de um medidor de taxa de erro de bits com CRC utilizando linguagem VHDL. 2003. 73 f. Dissertação (Mestrado em Engenharia Elétrica) – Universidade Federal de Itajubá, Itajubá, 2003.	pt_BR